企业官网建设流程全解析

1. 项目概述与核心价值

在嵌入式系统开发中，I2C总线因其简洁的两线制（SDA数据线和SCL时钟线）和灵活的主从架构，成为了连接微控制器与各类传感器、EEPROM、RTC等外设的“血管”。然而，当你的项目从简单的轮询读取一个温度传感器，升级到需要同时管理多个高速、低功耗外设时，原始的轮询方式就会立刻成为性能瓶颈和功耗黑洞。这时，深入理解并驾驭I2C控制器内部的中断、DMA（直接内存访问）和唤醒机制，就从“选修课”变成了“必修课”。

我见过太多工程师，包括早期的我自己，仅仅满足于让I2C“跑起来”，配置好时钟和地址就开始读写数据。一旦遇到数据吞吐量要求高、系统需要快速响应、或者设备要求极低功耗的场景，程序就会变得异常脆弱和低效。CPU被频繁的I2C状态查询占用，无法处理其他任务；或者在等待数据传输完成时陷入空循环，白白消耗电能。问题的根源往往不在于外设本身，而在于我们没有充分利用I2C控制器提供的现代化“武器库”：精细化的中断管理、解放CPU的DMA传输，以及让系统在休眠中也能感知总线活动的唤醒功能。

本文将以德州仪器（TI）的I2C控制器模块为蓝本，但这不仅仅是TI芯片的专属知识。其设计思想和寄存器功能划分，在ARM Cortex-M系列、乃至其他架构的微控制器中都有广泛的体现。我们将穿透枯燥的寄存器手册，聚焦于I2C_IRQENABLE_SET/CLR、I2C_WE、I2C_DMARXENABLE_SET/CLR、I2C_BUF和I2C_CNT这几个核心寄存器，拆解它们如何协同工作，构建一个高效、可靠且节能的I2C通信子系统。无论你是正在调试一个电池供电的物联网节点，还是优化一个多传感器融合的工业控制器，这里分享的配置思路和避坑经验，都能让你对I2C的理解从“会用”跃升到“精通”。

2. I2C中断机制深度解析与实战配置

中断是嵌入式系统实现异步事件响应的基石。对于I2C而言，合理使用中断可以将CPU从繁忙等待中解放出来，仅在关键时刻（如数据准备好、传输完成、发生错误）才介入处理，极大提升系统实时性和多任务处理能力。

2.1 中断使能寄存器：I2C_IRQENABLE_SET与I2C_IRQENABLE_CLR

这两个寄存器是中断系统的“开关面板”。它们采用了“置位-清零”的独立访问模式，这种设计避免了常见的“读-修改-写”操作可能引发的竞态条件，在多任务或中断嵌套场景下更为安全。

• I2C_IRQENABLE_SET：向某一位写1，则使能对应的中断源；写0无效。
• I2C_IRQENABLE_CLR：向某一位写1，则禁用对应的中断源；写0无效。

这种设计意味着，你无需先读取整个寄存器的值，修改特定位后再写回。你可以直接、原子性地操作单个中断源。

2.1.1 关键中断源功能详解

根据提供的寄存器资料，我们重点分析几个最常用且关键的中断位：

1. 传输数据就绪 (XRDY_IE)与接收数据就绪 (RRDY_IE)

   • 功能：当发送FIFO非满（XRDY）或接收FIFO非空（RRDY）时触发。这是实现流式数据传输的核心。
   • 实战场景：在中断服务程序（ISR）中，检查XRDY状态并向I2C_DATA寄存器写入下一个待发送字节；或检查RRDY状态并从I2C_DATA寄存器读取已接收的字节。
   • 配置心得：通常与FIFO阈值配合使用。例如，设置发送阈值为N，当FIFO中剩余空间大于等于N时，XRDY置位并触发中断，这样你可以在一次中断中填充多个字节，减少中断频率。

2. 寄存器访问就绪 (ARDY_IE)

   • 功能：当一次数据传输序列完成（例如，I2C_CNT计数器减到0），且模块准备好接受新的配置（如新的从机地址、数据长度）时触发。
   • 实战场景：在一次多字节读写操作完成后，ARDY中断触发，告知CPU本次传输已结束，可以安全地配置下一次传输的参数（如修改I2C_CNT、I2C_SA从机地址寄存器等）。这是一个极易被忽略但至关重要的中断，它能有效防止在模块忙时误操作寄存器。

3. 无应答 (NACK_IE)

   • 功能：当主设备发送的地址或数据字节未收到从设备的应答（ACK）时触发。
   • 实战场景：用于快速检测总线上的设备丢失、地址错误或设备忙。一旦触发，应立即在ISR中处理错误（如重试、记录日志、切换备用设备），并清除总线状态。

4. 仲裁丢失 (AL_IE)

   • 功能：在多主系统中，当本设备在发送数据过程中检测到总线竞争并丢失仲裁时触发。
   • 实战场景：在多主架构中必须使能。丢失仲裁后，硬件会自动切换为从机模式并释放总线。ISR中应识别此事件，并可能需要进行重发调度。

5. 起始条件 (STC_IE) 与 总线空闲 (BF_IE)

   • 功能：STC_IE在检测到总线上的起始条件时触发；BF_IE在总线从忙态变为空闲态时触发。
   • 实战场景：在复杂的多主或事件监听应用中非常有用。例如，一个设备可以监听总线上的所有通信（STC_IE），或者判断总线何时空闲以便发起自己的传输（BF_IE）。

2.1.2 中断配置流程与示例代码

一个稳健的中断初始化流程通常如下：

// 假设 I2C0_BASE 是 I2C 控制器的基础地址 #define I2C0_IRQENABLE_SET (*(volatile uint32_t *)(I2C0_BASE + 0x2C)) #define I2C0_IRQENABLE_CLR (*(volatile uint32_t *)(I2C0_BASE + 0x30)) void I2C_Interrupt_Init(void) { // 第一步：先清除所有可能挂起的中断使能位 I2C0_IRQENABLE_CLR = 0xFFFFFFFF; // 向CLR寄存器写1，禁用所有中断 // 第二步：根据应用需求，使能特定的中断源 uint32_t irq_enable_mask = 0; irq_enable_mask |= (1 << 4); // 使能 XRDY_IE (Bit 4) irq_enable_mask |= (1 << 3); // 使能 RRDY_IE (Bit 3) irq_enable_mask |= (1 << 2); // 使能 ARDY_IE (Bit 2) irq_enable_mask |= (1 << 1); // 使能 NACK_IE (Bit 1) irq_enable_mask |= (1 << 0); // 使能 AL_IE (Bit 0) // 如果是多主系统 I2C0_IRQENABLE_SET = irq_enable_mask; // 第三步：在系统级中断控制器（如NVIC）中使能I2C的中断通道 // NVIC_EnableIRQ(I2C0_IRQn); }

注意：在使能中断前，务必先清除对应的原始中断状态位（通常在I2C_IRQSTATUS_RAW寄存器中），否则可能会立即触发一次中断。此外，中断服务程序（ISR）中，在处理完中断事件后，必须通过写入I2C_IRQSTATUS寄存器来清除已处理的中断状态位，否则会引发中断重入，导致系统锁死。

3. DMA机制：解放CPU的数据搬运专家

当需要传输大量数据（如从图像传感器读取一帧数据，或向EEPROM写入一个页面）时，即使使用中断，每个字节都触发一次中断对CPU来说仍是沉重负担。DMA正是为此而生，它能在不占用CPU核心的情况下，在内存和I2C数据寄存器之间自动搬运数据。

3.1 DMA使能寄存器：I2C_DMARXENABLE_SET/CLR与I2C_DMATXENABLE_SET/CLR

与中断使能寄存器类似，这四个寄存器分别用于独立地置位和清零接收DMA通道与发送DMA通道的使能位。

• 关键点：仅仅设置这些寄存器是不够的。资料中明确提到，I2C_BUF.RDMA_EN和I2C_BUF.XDMA_EN是全局的DMA使能位，且默认是禁用的。这是一个常见的坑点。
• 正确流程：
  1. 配置系统级的DMA控制器（设定源地址、目标地址、传输长度、触发源为I2C的RX/TX请求等）。
  2. 在I2C模块中，先设置I2C_BUF.RDMA_EN或I2C_BUF.XDMA_EN为1，启用全局DMA功能。
  3. 再通过I2C_DMARXENABLE_SET或I2C_DMATXENABLE_SET寄存器，将对应的DMA通道使能位置1。

3.2 缓冲区配置寄存器：I2C_BUF—— DMA与FIFO的桥梁

I2C_BUF寄存器是协调DMA与内部FIFO协同工作的核心。

FIFO阈值设置的实战经验： 阈值的设置是平衡性能和延迟的艺术。设得太低（如1），DMA或中断触发频繁，效率低；设得太高（如接近FIFO深度），则可能导致总线短暂空闲，降低吞吐量。

• 对于发送（TX）：TXTRSH通常设置为DMA突发传输长度的一半或与之一致。例如，你的DMA配置为每次传输16字节，那么TXTRSH设为16是合理的。这样当FIFO完全空时，DMA请求触发，一次性填入16字节。
• 对于接收（RX）：RXTRSH的设置要考虑数据处理的及时性。如果你希望每收到8个字节就处理一次，可以设为8。但要注意，如果一次传输的总字节数不是阈值的整数倍，最后一部分数据可能无法触发DMA/中断，需要依赖ARDY中断或超时机制来读取FIFO中剩余的数据。
• 重要警告：资料中特别强调，在传输进行中（STT位已设置或模块被寻址为从机后），绝对不能修改阈值。否则会导致不可预测的行为。务必在传输开始前配置好。

3.3 数据计数器寄存器：I2C_CNT—— 传输长度的指挥官

I2C_CNT是一个16位的递减计数器，专用于主模式下的数据传输长度控制。

• 工作原理：在发起传输前，向DCOUNT字段写入本次要传输的字节总数（1-65536）。当硬件每成功发送或接收一个字节，DCOUNT自动减1。
• 关键行为：
  1. 自动停止：当DCOUNT减到0，且I2C_CON.STP位（控制寄存器中的停止条件位）为1时，I2C控制器会自动在总线上产生一个停止条件，并置位ARDY中断标志。
  2. 重复开始：如果I2C_CON.STP为0，当DCOUNT减到0时，控制器会拉低SCL线等待。此时CPU可以重新配置DCOUNT为一个新值，然后通过设置重启条件（Repeated Start）继续传输。这在需要连续访问同一设备不同寄存器地址时非常有用。
• 严重警告：资料中用CAUTION框突出强调：在活跃传输阶段（从STT置位到收到ARDY中断之间），绝对禁止修改I2C_CNT寄存器。任何修改都会导致不可预测的行为，通常是传输乱序或失败。正确的做法是在ARDY中断服务程序中，确认本次传输结束后，再配置下一次传输的DCOUNT。

DMA传输配置综合示例： 假设我们需要使用DMA从I2C从设备读取256字节数据到内存数组rx_buffer。

// 寄存器定义 (示例偏移量) #define I2C0_BUF (*(volatile uint32_t *)(I2C0_BASE + 0x94)) #define I2C0_CNT (*(volatile uint32_t *)(I2C0_BASE + 0x98)) #define I2C0_DMARXENABLE_SET (*(volatile uint32_t *)(I2C0_BASE + 0xAC)) void I2C_DMA_Read_Config(uint16_t slave_addr, uint8_t reg, uint16_t data_len) { // 1. 配置I2C为主接收模式，设置从机地址等 (略) // I2C0_CON = ...; // 2. 配置I2C_BUF寄存器：使能接收DMA，设置FIFO阈值，清空FIFO I2C0_BUF = (0 << 15) | // 先不使能RDMA_EN，等DMA控制器配好 (1 << 14) | // 清空RX FIFO (该位会自动清零) (8 << 8) | // 设置RXTRSH = 8，当FIFO中有>=8字节数据时触发DMA请求 (0 << 7) | // XDMA_EN 禁用 (0 << 6) | // TXFIFO_CLR 不清 (0 << 0); // TXTRSH = 0 // 3. 配置系统DMA控制器 (以ARM Cortex-M为例) // DMA_Channel->CPAR = (uint32_t)&(I2C0_DATA); // 外设地址是I2C数据寄存器 // DMA_Channel->CMAR = (uint32_t)rx_buffer; // 内存目标地址 // DMA_Channel->CNDTR = data_len; // 传输数量 // 配置DMA为从外设到内存、循环模式关闭、外设宽度字节、内存宽度字节... // 触发源选择 I2C RX 请求 // DMA_Channel->CCR |= DMA_CCR_EN; // 先使能DMA通道，但硬件请求可能未开启 // 4. 使能I2C模块的接收DMA功能 I2C0_BUF |= (1 << 15); // 置位 RDMA_EN，全局使能接收DMA I2C0_DMARXENABLE_SET = 0x1; // 置位接收DMA通道使能位 // 5. 设置本次要读取的字节数 I2C0_CNT = data_len; // 写入要读取的字节数，例如256 // 6. 启动I2C传输 (设置STT位) // I2C0_CON |= I2C_CON_STT; }

4. 低功耗唤醒机制：让系统在休眠中保持警觉

在电池供电的物联网设备中，让CPU长时间处于休眠模式是省电的关键。I2C的唤醒机制允许控制器在CPU休眠时，仍然监视总线活动，并在特定事件发生时将系统唤醒。

4.1 唤醒使能寄存器：I2C_WE

I2C_WE寄存器的每一位与I2C_IRQENABLE_SET中的中断位大致对应，但其功能是使能该事件能否产生一个唤醒信号，将系统从低功耗模式（如Idle, Standby）中唤醒。

• 核心区别：中断是给“清醒”的CPU用的，唤醒是给“睡着”的CPU用的。一个事件可以同时产生中断和唤醒信号，也可以只产生其中之一。
• 全局使能：与DMA类似，I2C_SYSC.ENAWAKEUP位是唤醒功能的全局开关，默认关闭，需要先将其置1。

4.1.1 关键唤醒源解析

1. 起始条件唤醒 (STC_WE)：

   • 最强功能：这是少数几个在功能时钟关闭时也能异步检测的唤醒事件。这意味着即使I2C模块为省电关闭了内部时钟，它仍然能通过硬件电路检测SDA和SCL线上的起始条件下降沿，并产生唤醒信号。
   • 使用警告：资料明确指出，由于是异步检测，可能受到毛刺干扰，误触发唤醒。因此，在噪声较大的环境中需谨慎使用。另外，如果功能时钟不能被禁用（I2C_SYSC.ClockActivity配置为10或11），则不应启用此唤醒，应使用其他同步检测的唤醒事件。

2. 总线空闲唤醒 (BF_WE)与被寻址为从机唤醒 (AAS_WE)：

   • BF_WE：当总线由忙变闲时唤醒。适用于从机设备，在总线空闲后醒来准备发起传输。
   • AAS_WE：当自身I2C地址被总线上的主设备呼叫时唤醒。这是从机设备最常用的唤醒方式，实现“随叫随到”。

3. 数据就绪唤醒 (DRDY_WE)与寄存器访问就绪唤醒 (ARDY_WE)：

   • 这两个唤醒源需要功能时钟开启。它们用于在长传输过程中，当FIFO需要服务（数据不足或传输完成）时唤醒CPU，以便及时补充或取走数据，避免FIFO上溢或下溢。

4.1.2 低功耗模式下的I2C配置流程

1. 进入休眠前配置：

   // 1. 使能全局唤醒功能 I2C0_SYSC |= (1 << ENAWAKEUP_BIT_POS); // 2. 配置 I2C_WE，使能需要的唤醒源 uint32_t wakeup_enable_mask = 0; wakeup_enable_mask |= (1 << 6); // 使能 STC_WE (检测起始条件) wakeup_enable_mask |= (1 << 9); // 使能 AAS_WE (被寻址时唤醒) // 如果需要在传输中唤醒以处理数据，可以添加 DRDY_WE 或 ARDY_WE I2C0_WE = wakeup_enable_mask; // 3. 将系统配置为允许I2C模块唤醒 (配置电源管理单元PMU) // PMU_CTRL |= PMU_I2C0_WAKEUP_EN; // 4. 将CPU置入低功耗模式 (如WFI指令) // __WFI();

2. 被唤醒后的处理： 系统被I2C事件唤醒后，CPU恢复运行。首先应检查I2C_IRQSTATUS_RAW寄存器，确定是哪个具体事件触发了唤醒（例如，是AAS位被置位，表示被寻址）。然后，像处理普通中断一样，执行相应的服务程序（如读取主设备发来的命令），最后切记要清除唤醒状态和中断状态位，否则可能无法再次进入休眠或导致异常。

5. 综合实战：构建一个高可靠、低功耗的I2C从机服务

让我们结合中断、DMA和唤醒，设计一个典型的应用场景：一个作为从机的传感器集线器，平时深度休眠，当主控制器向其发送指令时被唤醒，并通过DMA快速上传一大段传感器数据。

5.1 系统初始化

void I2C_Slave_Advanced_Init(void) { // 1. 基本I2C配置：从机模式，设置自身7位地址 I2C0_CON = ...; // 配置为从机接收/发送模式，使能ACK等 I2C0_OA = MY_SLAVE_ADDR; // 设置自身地址 // 2. 中断配置：使能关键中断 I2C0_IRQENABLE_CLR = 0xFFFF; // 禁用所有 I2C0_IRQENABLE_SET = (1 << 9) | // AAS_IE: 被寻址中断 (1 << 3) | // RRDY_IE: 接收数据就绪中断 (1 << 4) | // XRDY_IE: 发送数据就绪中断 (1 << 2) | // ARDY_IE: 传输完成中断 (1 << 1); // NACK_IE: 错误处理 // 3. DMA配置：准备用于数据上传的发送DMA I2C0_BUF = (0 << 15) | // RDMA_EN 暂不使能 (0 << 14) | // RXFIFO_CLR (0 << 8) | // RXTRSH (1 << 7) | // XDMA_EN 全局使能发送DMA (1 << 6) | // 清空TX FIFO (16 << 0); // TXTRSH=16，当TX FIFO空余>=16字节时触发DMA请求 // 配置系统DMA控制器，源地址为传感器数据数组，目标地址为I2C0_DATA // DMA_Config(&dma_tx_ch, sensor_data_array, &I2C0_DATA, DATA_SIZE, DMA_DIR_M2P); // 4. 唤醒配置：允许被寻址唤醒 I2C0_SYSC |= (1 << ENAWAKEUP_BIT_POS); I2C0_WE = (1 << 9); // 使能 AAS_WE // 5. 使能I2C模块中断和DMA I2C0_DMATXENABLE_SET = 0x1; // 使能发送DMA通道 NVIC_EnableIRQ(I2C0_IRQn); }

5.2 中断服务程序逻辑

void I2C0_IRQHandler(void) { uint32_t status = I2C0_IRQSTATUS_RAW; // 读取原始中断状态 // 1. 被寻址为从机 if (status & (1 << 9)) { // AAS // 检查是读操作还是写操作 (通过I2C_STAT寄存器或总线方向位) // 如果是主设备要读数据（即本机作为发送器） if (/* 方向为发送 */) { // 启动DMA传输，将准备好的传感器数据通过DMA填入TX FIFO DMA_Start(&dma_tx_ch); // 设置I2C_CNT为要发送的数据长度 I2C0_CNT = SENSOR_DATA_SIZE; } // 如果是主设备要写数据（即本机作为接收器） else { // 准备接收命令，可以启用接收中断或DMA // 例如，使能RRDY_IE，在中断中读取前几个字节作为命令字 } I2C0_IRQSTATUS = (1 << 9); // 清除AAS中断 } // 2. 发送数据就绪 (当使用中断而非DMA填充数据时) if (status & (1 << 4)) { // XRDY // 手动向I2C0_DATA写入数据... I2C0_IRQSTATUS = (1 << 4); } // 3. 接收数据就绪 (当使用中断而非DMA读取数据时) if (status & (1 << 3)) { // RRDY // 从I2C0_DATA读取命令或数据... I2C0_IRQSTATUS = (1 << 3); } // 4. 寄存器访问就绪（一次传输结束） if (status & (1 << 2)) { // ARDY // 本次DMA传输完成，可以清理状态，准备下一次通信 // 例如，检查是否有错误，重置DMA计数器等 I2C0_IRQSTATUS = (1 << 2); } // 5. 无应答错误处理 if (status & (1 << 1)) { // NACK // 记录错误，可能复位I2C状态或重试 I2C0_IRQSTATUS = (1 << 1); } }

5.3 低功耗流程整合

在主循环中，当没有任务需要处理时：

while(1) { if (no_task_pending()) { // 1. 确保I2C唤醒源已配置好 (见初始化) // 2. 将其他不需要的外设时钟关掉，IO口设为低功耗状态 prepare_for_low_power(); // 3. 执行WFI指令，进入休眠模式 __WFI(); // 等待中断（或唤醒事件） // 4. CPU被I2C事件（如AAS）唤醒后，继续执行 handle_wakeup_event(); // 通常会直接跳转到I2C中断服务程序 } // ... 处理其他应用任务 }

6. 常见问题排查与调试技巧实录

即使按照手册配置，在实际调试中依然会遇到各种问题。以下是我在多年项目中总结的一些典型问题和解决方法。

6.1 中断无法触发

• 检查清单：
  1. 全局中断使能：确认CPU的全局中断是否打开（如ARM的CPSIE I指令）。
  2. NVIC配置：在ARM Cortex-M中，除了外设自身的中断使能位，还需在嵌套向量中断控制器（NVIC）中使能对应的IRQ通道。
  3. 中断状态清除：在中断服务程序（ISR）中，是否清除了对应的中断状态位？如果没有清除，该中断只会触发一次。
  4. 中断标志与使能位：确认你检查的是I2C_IRQSTATUS_RAW（原始状态）还是I2C_IRQSTATUS（可能需写1清除）。有些平台需要先读状态寄存器，再写1清除特定位。
  5. 优先级问题：是否被更高优先级的中断屏蔽？检查中断优先级设置。

6.2 DMA传输不启动或数据不完整

• 检查清单：
  1. 双重使能：是否同时设置了I2C_BUF.XDMA_EN/RDMA_EN（全局使能）和I2C_DMATXENABLE_SET/I2C_DMARXENABLE_SET（通道使能）？缺一不可。
  2. DMA控制器配置：
     • 源地址和目标地址是否正确？（发送：内存->I2C_DATA；接收：I2C_DATA->内存）
     • 传输数据宽度是否匹配？（I2C_DATA是8位寄存器，DMA也应配置为字节传输）。
     • DMA的硬件请求触发源是否选择正确？（例如，I2C0的TX请求或RX请求）。
     • DMA传输模式是否正确？对于单次I2C传输，通常用非循环模式。
  3. FIFO阈值：TXTRSH或RXTRSH设置是否合理？如果设得太大，可能永远达不到触发条件。
  4. 传输长度：I2C_CNT寄存器设置的值是否与DMA配置的传输长度一致？它们共同决定了传输何时结束。
  5. 总线竞争与错误：检查NACK或AL中断是否被触发，这会导致传输中止，DMA自然停止。

6.3 低功耗唤醒失败

• 检查清单：
  1. 全局唤醒使能：I2C_SYSC.ENAWAKEUP位是否置1？
  2. 具体唤醒源使能：I2C_WE寄存器中对应的位（如AAS_WE）是否置1？
  3. 电源模式兼容性：你让CPU进入的休眠模式，是否允许该I2C模块的唤醒信号？有些深度休眠模式会关闭外设时钟，此时只有STC_WE（异步检测）可能有效。
  4. 引脚配置：在休眠模式下，I2C的SDA和SCL引脚是否配置为正确的功能模式，并且上拉电阻有效？确保总线状态可被检测。
  5. 唤醒后的处理：系统唤醒后，是否及时处理了唤醒事件并清除了状态？如果没有，可能无法再次进入休眠。

6.4 数据传输错误或乱码

• 检查清单：
  1. 时钟配置：I2C模块的输入时钟和最终生成的SCL时钟频率是否在从设备支持的范围内？过高的频率会导致通信失败。
  2. 时序问题：在高速模式下，可能需要调整I2C控制器内部的时钟分频、数据建立保持时间等寄存器（如I2C_PSC,I2C_SCLL,I2C_SCLH），以满足总线时序要求。
  3. FIFO操作：在非DMA模式下，是否在XRDY置位时才写数据，在RRDY置位时才读数据？在FIFO满时写入或空时读取会触发访问错误（AERR）。
  4. ARDY的使用：在连续多次传输时，是否等待了前一次传输的ARDY中断，再配置下一次的I2C_CNT和从机地址？违反此规则是导致后续传输混乱的常见原因。
  5. 信号完整性：对于长导线或噪声环境，检查SDA/SCL线上的波形是否干净，上升下降时间是否合适。可能需要调整驱动强度或增加滤波。

调试时，最有效的工具是逻辑分析仪或带有I2C解码功能的示波器。直接抓取SDA和SCL线上的波形，可以直观地看到起始条件、地址、数据、ACK/NACK和停止条件，快速定位是硬件问题还是软件配置问题。同时，养成在关键中断服务程序和状态机节点打印日志（或设置调试引脚电平）的习惯，能帮你理清程序的执行流程。