企业官网建设流程全解析

简介：面向硬件工程师与EMC设计人员的以太网接口电磁兼容设计参考资料。文档以RJ45网口EMC设计标准电路为核心，详细给出了网口变压器共模抑制、共模电感与电容选型、电磁屏蔽、信号耦合及频率选择等关键设计要点，并针对不同测试严酷度提供了L1/L2共模电感调整、C2/C9/C10/C11预设计等实用建议。压缩包内含1个PDF文件，大小约67KB，文件为完整原理图，标注了RJ45连接器、网络变压器H1102、共模电感L1/L2、磁珠L3-L6以及电容电阻等元件的选型与连接关系。该文档已有665人浏览学习。读者可据此快速理解以太网EMC设计的原理图结构，掌握网口变压器、电感、电容、电阻等元件的选型思路与PCB电磁兼容设计方法，并能对照原理图完成调试与测试验证，助力产品通过电磁兼容性测试。

1. 网口EMC标准电路的共模回路设计思路

不少硬件工程师第一次画网口，习惯把RJ45、变压器、PHY手册里的参考电路拼起来就跑板，结果送去EMC实验室，辐射发射在80 MHz到120 MHz先冒尖。问题往往不在PHY芯片本身，而是变压器两侧的共模回路没有形成低阻抗路径。这张《RJ45网口EMC设计标准电路》图纸，给出了无防雷要求产品的完整参考：H1102LAN16网络变压器在前，WCM-2012-900TL共模电感、FBMA-11-160808-601T磁珠配合10pF~1000pF/2kV电容组形成多级滤波；屏蔽连接器接到独立机壳地，PHY中心抽头的2.5V/3.3V供电也做了滤波。做交换机、工控主板、STM32网关或者FPGA三速以太网板卡时，这套电路的元件取值和调试验证顺序可以直接抄。

2. 网络变压器与共模电感的信号链拆解

2.1 H1102的中心抽头网络决定PHY直流工作点

以太网变压器H1102是一个集成了传输变压器和共模抑制绕组的网口磁性元件。它把PHY一侧的信号通过磁耦合送到RJ45侧，原副边之间没有导体连接，因此可以阻断直流分量，隔离两边的地电位差。图中T1的中心抽头没有直接悬空，而是通过330Ω电阻、磁珠和旁路电容接到2.5V或3.3V，这个网络为PHY收发器提供直流偏置。如果PHY要求中心抽头接3.3V，而照抄另一颗PHY的方案接2.5V，直流工作点偏移，轻则输出波形占空比不对称，重则PHY无法建立Link。

在STM32F407这类内置MAC、外接PHY的板子里，PHY的模拟电源和IO电源往往分开，设计上和这里2.5V、3.3V两条支路对应。我一般会先确认所选PHY在百兆模式下的MDI引脚需要多大VDD，再决定把哪一路接进中心抽头。不要把PHY的IO电源直接接到CT，IO电源上的开关噪声会通过绕组耦合到网线。图中的R3、R4是330Ω，给CT供电增加了一级RC隔离，配合C3、C7、C8的0.1uF电容做低通，把高频分量控制在电阻前端。

2.2 WCM-2012-900TL共模电感的阻抗选型

L1、L2型号是WCM-2012-900TL，这是一颗共模电感，不是普通功率电感。普通电感对差模和共模都有明显感抗，串进100Ω差分线会直接破坏信号完整性；共模电感的两个绕组绕在同一个磁芯上，差模电流产生的磁通方向相反、相互抵消，所以对差模信号只有漏感带来的几十纳亨寄生电感，而对共模电流则呈现几十到几百欧姆阻抗。型号里的900表示在100MHz下共模阻抗约90Ω，2012对应2.0mm×1.2mm封装，也就是0805。

选共模电感时不能只看100MHz的单点标称值，还要看阻抗-频率曲线、DCR和额定电流。常见做法是选在目标超标频段阻抗最高的一款，比如RE测试在100MHz附近超标，90Ω换成120Ω或220Ω，余量通常能多3到5dB。但阻抗做高也有代价：匝数或磁导率增加会让DCR变大，对1000BASE-T这类高带宽应用，漏感和分布电容会吃掉眼图余量，所以百兆网口和千兆网口的共模电感不能通用。图里L1、L2是预留位，备注也写了根据测试结果调整，意思就是初版可以先空贴，RE不过再补。

2.3 磁珠和Y电容组的分工

L3到L6使用FBMA-11-160808-601T/A20，封装是0603，100MHz下阻抗600Ω。它们放在PHY供电入口和指示信号线上，阻止高频噪声从电源平面串进变压器中心抽头。磁珠在高频时呈阻性，把噪声能量变成热耗散，不会像LC滤波器那样产生谐振尖峰；但要注意直流偏置下阻抗会下降，同样的磁珠电流越大阻抗越低。A20这类电流等级对PHY供电足够，如果实际电流大，优先换更大封装，而不要用两颗磁珠并联，并联会摊薄高频抑制能力。

C1、C4、C5、C6是1000pF，C2、C9、C10、C11是10pF，它们在差分线对地和中心抽头之间形成高频回路。1000pF提供低阻抗回流路径，10pF用来抑制特定频点的谐振尖峰。Y电容容量越大，对共模噪声旁路效果越好，但也会让网口隔离的干净程度变差，产品有漏电流限制时不能随意加大。这一组预设计位在调试时再决定是否焊接，首版不建议全贴。

整条链路从RJ45进入后先经过T1的线缆侧绕组，再由PHY侧送到L1、L2共模电感，最后进入PHY。L1、L2具体放在变压器和PHY之间还是变压器和RJ45之间，不同参考设计并不一致。我实际项目里放在PHY与变压器之间，这样便于用电流探头分开判断噪声是来自PHY侧还是线缆侧。

3. 网口EMC电路参数计算与BOM校验

3.1 用阻抗公式判断Y电容的高频行为

电容在射频下并不是理想电容，但第一轮做数量级估算时，可以先用理想公式看阻抗落在哪个范围。以10pF、1000pF、0.1uF三档为例，计算它们在30MHz、100MHz、500MHz的阻抗：

import math def z_c(cap_pf, f_mhz): c = cap_pf * 1e-12 f = f_mhz * 1e6 return 1 / (2 * math.pi * f * c) for cap_pf, name in [(10, "10pF"), (1000, "1000pF"), (100000, "0.1uF")]: z30 = z_c(cap_pf, 30) z100 = z_c(cap_pf, 100) z500 = z_c(cap_pf, 500) print(f"{name:8s} 30MHz={z30:9.2f}Ω 100MHz={z100:9.2f}Ω 500MHz={z500:9.2f}Ω")

这段代码用容抗公式Z = 1 / (2 * pi * f * C)计算理想电容在不同频率下的阻抗。参数cap_pf是电容容值，单位pF；f_mhz是频率，单位MHz。运行后可以看到：10pF在100MHz时约159Ω，在500MHz时约32Ω；1000pF在100MHz时约1.6Ω。也就是说，10pF对几百MHz共模尖峰是有效旁路，但对100MHz以下噪声作用有限，这正是它作为预设计位的原因。0.1uF在500MHz的计算值已经低于毫欧量级，但实际MLCC有ESL，自谐振频率之后呈感性，所以不能用这个公式直接套到高频。

3.2 75Ω端接与330Ω偏置电阻的工程取舍

图里的R1、R2、R5、R6是75Ω电阻，接在差分线对地。它的作用是给共模信号一个确定的端接，防止共模电流在走线末端反射后从网线辐射出去。差分差模阻抗仍然由PHY、变压器和PCB走线决定，所以不要用75Ω去“匹配”100Ω。改小这个阻值会增加共模损耗，但也会增加PHY驱动器的直流负载；改大则共模端接变弱，RE余量可能下降。工程上优先保持75Ω不变，只有当示波器测试显示眼图余量不足时，才考虑按PHY手册调整为其他值。

R3、R4的330Ω则不同。它们从2.5V或3.3V接到变压器中心抽头，与0.1uF电容组成低通网络，让CT上的偏置电压更干净。单路330Ω配0.1uF，截止频率约48kHz，对PHY输出的几百kHz以上噪声已经有明显衰减。但不同PHY对CT偏置的内阻要求不一样，有些PHY要求中心抽头直接接VDD，照抄330Ω会导致共模电压偏低，所以这里必须和PHY手册核对。

3.3 BOM自动校验脚本

当原理图器件多起来之后，靠肉眼检查容易漏掉“跨接CHASIS_GND的电容必须使用2kV耐压”这类规则。可以从OrCAD或立创EDA导出BOM，带上Designator、Value、Net1、Net2几列，然后用脚本自动检查：

import csv def check_bom(csv_path): with open(csv_path, newline='', encoding='utf-8') as fh: reader = csv.DictReader(fh) for row in reader: ref = row['Designator'].strip() val = row['Value'].strip().upper() n1 = row['Net1'].strip().upper() n2 = row['Net2'].strip().upper() if 'CHASIS' in n1 or 'CHASIS' in n2: if '2KV' not in val and 'CAP' in val: print(f"WARN {ref}: {val} across CHASIS net, need 2kV") if 'WCM' in val or 'CM' in val: print(f"INFO {ref}: common mode choke {val}")

这个脚本先检查器件两端网络，只要有一端是CHASIS_GND，普通电容必须带2kV耐压，否则输出告警。这里的ref是位号，val是值字符串，n1、n2是原理图网络名。实际使用中，Net1、Net2列需要从原理图导出并合并，如果地网络统一命名为GND而不是CHASIS_GND，脚本会漏判，所以建原理图时地网络命名必须先定规矩。同样思路还可以扩展检查磁珠的额定电流、共模电感的阻抗是否低于设计阈值，每次改版后跑一遍，能避免C13、C14焊成普通1000pF这类低级错误。

4. 辐射发射预扫描与网口滤波整改顺序

4.1 RE/CE测试的接收机参数与布置

EMC测试里和网口关系最大的是辐射发射RE和传导发射CE。RE考察30MHz到1GHz的电磁辐射，CE考察150kHz到30MHz沿电源线传导的噪声。第一次预扫描通常用峰值检波，因为它响应快，能覆盖所有频点；峰值超了不一定最终不合格，但余量小于6dB的频点必须再用准峰值确认。

测试布置上，网口对外的网线要按标准要求延伸到参考地平面外，剩余部分卷成直径不超过40cm的线束。网线从屏蔽RJ45引出后，屏蔽层与连接器金属壳必须可靠接触。如果连接器是塑壳非屏蔽，那CHASIS_GND的接地点就没了，RE在200MHz以上的表现通常会变差。

4.2 用Python筛选余量不足频点

实验室导出的扫描文件通常是CSV格式，每个频点对应峰值和准峰值。可以写脚本把余量不足的频点直接筛出来，避免在几百个频点里肉眼找。

import csv def limit_qp(f_mhz): # CISPR 32 Class B 辐射限值简化 if f_mhz < 230: return 40.0 return 47.0 with open('re_peak_scan.csv') as fh: for row in csv.DictReader(fh): f = float(row['Freq(MHz)']) pk = float(row['Peak(dBuV/m)']) lim = limit_qp(f) margin = lim - pk if margin < 6: print(f"{f:8.2f} MHz peak={pk:6.2f} limit={lim:6.2f} margin={margin:6.2f} dB")

代码里的limit_qp按30MHz到230MHz为40dBuV/m，230MHz到1GHz为47dBuV/m简化计算。Peak(dBuV/m)是峰值检波结果，margin小于6被当作优先整改项。注意这里是简化规则，正式认证时还要区分平均值限值和准峰值限值。把筛出的频点和PHY的工作时钟、MII接口时钟做对比，如果尖峰出现在时钟整数倍，优先处理PHY供电和共模电感；如果是宽带鼓包，往往来自网线共模辐射，先查连接器屏蔽接地。

4.3 预留位调整顺序

拿到第一轮扫描结果后，不要一次性把L1、L2、C2、C9、C10、C11、C13、C14全部焊满。预留位的作用是给整改留余地，全贴会让问题叠加，根本分不清是谁把余量救回来的。

我一般的调整顺序是：先看L1、L2是否空贴，如果空贴，先把90Ω共模电感焊上；若超标频点仍集中在100MHz到200MHz，把L1、L2换成120Ω或220Ω。之后仍有余量不足，再考虑加10pF电容，一次只加一对，例如先加C2、C9，测完再加C10、C11。最后才动C13、C14这类跨接隔离带的2kV电容。为什么把共模电感放最前？因为共模电感是阻抗型器件，对宽带共模噪声有效；Y电容是旁路型器件，加多了会改变信号回流路径，容易引起谐振。

CE超标先查电源，这是很多项目组会犯的错。网口对CE的影响通常通过网线屏蔽层和连接器耦合，量级远小于开关电源的噪声，所以在CE上大改网口滤波反而会把信号搞坏。

5. 车载以太网、机壳地与信号质量验证

很多板子改到最后一轮，问题反而出在那些不起眼的连接关系上：机壳地悬空、CT电压接错、隔离带被铜皮搭上。这三个边界条件，是EMC整改后能否保持稳定量产的关键。

5.1 标准RJ45与车载以太网PHY不共用电路

车载以太网100BASE-T1使用单对非屏蔽双绞线，没有RJ45，也不使用H1102这类分立网络变压器，差分阻抗从100Ω变为50Ω，因此不能照搬这张图纸。但PHY侧的共模电感和中心抽头滤波思路仍然成立。如果用STM32做普通百兆以太网网关，本图可以直接套；如果做车载以太网测试，要换的是连接器、变压器和共模电感选型，而不是简单改几颗电阻电容。

5.2 机壳地单点连接与隔离带开槽

RJ45金属外壳要直接接到CHASIS_GND，CHASIS_GND再通过1000pF/2kV电容或磁珠与板子GND单点桥接。PCB布局时，网络变压器下方所有铜皮都要挖空，避免原副边之间通过寄生电容耦合。C13、C14高压电容要跨在隔离带中间，焊盘两侧分属两个地。即使产品没有防雷要求，2kV耐压也建议保留，因为网线插拔的静电放电可能远高于芯片电源电压。

5.3 示波器眼图和共模电流探棒快速验收

整改完成后，用差分探头测PHY侧RX±焊点处的波形，眼图模板余量建议保留10%以上。再用电流探棒卡在网线上看共模电流，共模电流频谱里的尖峰和RE扫描超标频点通常能对应上。没有暗室时，可以用近场探头在RJ45外壳和变压器周围扫一圈，判断噪声是从PHY电源过来还是从线缆侧耦合进来。每次改动只动一个变量，保存同一格式的扫描CSV和示波器截图，最后才能定位是共模电感、Y电容还是接地路径起了作用。

本文还有配套的精品资源，点击获取