企业官网建设流程全解析

本文为《AI 硬件体系深度调研》系列第 12 篇。上一篇我们完成了训练与推理芯片的终极对比，本篇把视角从"裸芯片"抬升到"板卡"——拆解那块大家口中的"AI 显卡"，看清它到底由哪些模块组成，以及每个模块为什么"非有不可"。

黄金 100 字

你是否以为’AI显卡’就是个塞满芯片的板子，插上就能用？拆机文章不少，却没人讲清每块元器件为什么非有不可。本文从系统视角，把 AI 加速卡七大模块的职责和配合讲明白。

一、加速卡 = 完整嵌入式系统

1.1 先纠正一个认知：它不是"显卡"

很多人第一次听到"AI 显卡"，脑子里浮现的是游戏显卡——一块插在主板 PCIe 槽里、连着显示器的板子。但 AI 加速卡（Accelerator Card）和游戏显卡，本质上不是一回事。

游戏显卡的核心任务是把图像渲染出来送到显示器，所以它必须有视频输出接口、图形处理单元。而 AI 加速卡的核心任务是做 AI 计算，它没有视频输出接口，也不需要"显示"任何东西——它是一块纯粹的板级算力设备，插进服务器里，专职跑模型训练或推理。

💡 一句话：“AI 显卡"是市场叫出来的俗称，技术上的准确名字是"AI 加速卡”。它更像一台"没有屏幕、没有键盘、专职算 AI 的微型计算机"，而不是一块"显卡"。

1.2 加速卡为什么是"完整嵌入式系统"

说加速卡是"完整嵌入式系统"，不是夸张。把它拆开看，里面几乎具备了一台计算机的所有要素：

• 算力核心（AI 算力芯片）——相当于 CPU；
• 存储（HBM 模组）——相当于内存；
• 输入输出（主机 PCIe 接口）——相当于外设总线；
• 供电（高精度供电模块）——相当于电源；
• 散热（液冷/风冷模块）——相当于散热器；
• 电路板（PCB 基板）——相当于主板；
• 芯片间通信（卡间互联接口）——相当于内部总线。

一块加速卡，本质上是一台被压缩到一张板子上的、专职做 AI 计算的嵌入式系统。理解了这层定位，下面拆解七大模块时，你就知道每个模块"为什么存在"——它们共同撑起了这个"板载系统"的正常运转。

1.3 七大模块总览

先把七大模块列出来，建立一个全局地图，后面逐章拆解：

下面四章，把这七个模块一个个讲透。

二、算力芯片与 HBM 模组

2.1 算力芯片：加速卡的心脏

加速卡的"一号主角"，毫无疑问是那块AI 算力芯片——也就是前面几篇反复提到的训练芯片或推理芯片。

这块芯片的职责非常纯粹：执行矩阵乘法。无论是训练时的前向+反向传播，还是推理时的前向计算，落到硬件上，都是一次次大规模的矩阵乘加运算。算力芯片就是把这些运算"跑起来"的核心引擎，它的算力密度、架构设计、精度支持，直接决定了整张卡的上限。

💡 一句话：算力芯片决定了"这张卡能算多快"。其他六个模块，本质都是在为这块芯片"保驾护航"——供它数据、供它电、给它散热、帮它通信。

2.2 HBM 模组：贴着芯片的"贴身仓库"

算力芯片算得再快，如果没有数据喂给它，也是"巧妇难为无米之炊"。而给算力芯片喂数据的，就是HBM（高带宽内存）模组。

HBM 的全称是 High Bandwidth Memory，它的关键设计是先进封装、相邻部署——HBM 芯片不是像普通内存条那样插在远处，而是通过先进封装技术（如 CoWoS），直接堆叠、紧贴在算力芯片旁边。

为什么要贴这么近？因为离得越近，走线越短，带宽越高、延迟越低。HBM 通过硅中介层（Interposer）和算力芯片相连，能提供TB/s 级别的带宽，这是普通内存（DDR）带宽的十几倍。对于"带宽敏感"的 AI 计算来说，这个贴身设计至关重要。

💡 生活化类比：算力芯片是工厂，HBM 是紧挨着工厂的原料仓库。仓库离得近，原料（数据）就能源源不断快速送进去，工厂才不会被"等料"卡住。

2.3 HBM 模组的"堆叠"秘密

HBM 模组本身也有讲究：它是由多层 DRAM 芯片垂直堆叠而成的。

传统内存是平面的，一颗颗芯片平铺在电路板上。HBM 则是把多颗 DRAM 芯片像"叠罗汉"一样垂直堆叠起来，层与层之间用**硅通孔（TSV，Through-Silicon Via）**打通，让数据能在层间高速垂直传输。

这种堆叠带来两个好处：

• 单位面积带宽暴涨：同样的面积，堆叠能塞进更多存储芯片，带宽成倍提升；
• 功耗更优：垂直走线短，相比平面长走线，传输同样数据的功耗更低。

⚠️ 避坑提醒：HBM 堆叠不是"越高越好"，堆叠层数增加会带来散热和良率问题。HBM 从 HBM2e 到 HBM3/E，层数、带宽、容量都在涨，但每一步都是在"带宽、功耗、良率、成本"之间反复权衡的结果。

2.4 HBM 演进一览：从 HBM2e 到 HBM3/E

HBM 这个"贴身仓库"，本身也在不断进化。把几代 HBM 的关键指标摆在一起，能更直观地看到它的演进方向：

可以看到，HBM 的演进主线非常清晰：容量越做越大、带宽越飙越高。这和 AI 模型的胃口是完全同步的——模型参数从几十亿涨到几千亿，权重、激活、KV Cache 都越来越大，HBM 必须跟着扩容提速，才能"喂饱"越来越强的算力芯片。

💡 一句话：HBM 的进化，本质是"仓库越建越大、送货越快"。算力芯片是工厂，HBM 是仓库，工厂产能翻倍，仓库配送能力也得跟上，否则整条产线都会被"等料"拖垮。

2.5 算力芯片与 HBM 的"绑定关系"

最后强调一个关键点：算力芯片和 HBM 是深度绑定、协同设计的，不是"随便挑一颗芯片、随便配一个 HBM"。

因为 HBM 通过先进封装（CoWoS 等）紧贴算力芯片，两者的物理位置、走线、供电、散热都是一体化设计的。换一颗算力芯片，往往意味着 HBM 的堆叠数、封装尺寸、供电方案都要跟着重新设计。

这也是为什么加速卡的"算力芯片 + HBM 组合"通常是厂商打包好的整体方案，而不是用户可以自由搭配的"模块化积木"。理解了这层绑定关系，你再看拆机图，就会明白为什么 HBM 总是和芯片"贴得那么紧、焊得那么死"。

三、两类互联接口：卡间与主机

加速卡上有两类完全不同的互联接口，一个"对内"，一个"对外"。

3.1 芯片间互联接口：加速卡的"内部高速公路"

第一类是芯片间互联接口，负责多芯片、多卡之间的高速通信。

为什么要它？因为高端加速卡往往不止一块算力芯片——有的卡用多颗芯片拼出更大算力，有的场景需要多张卡协同训练。这时候，芯片和芯片之间、卡和卡之间就要高速交换数据（比如训练时的梯度同步）。

芯片间互联的典型代表是NVLink。它的特点是点对点、低延迟、高带宽，带宽可达数百 GB/s 到 TB/s 级，远超普通总线。这个"内部高速公路"是高端加速卡能"多卡协同"的关键——没有它，多卡训练的效率会断崖式下降。

3.2 主机互联接口：加速卡的"对外主干道"

第二类是主机互联接口，负责加速卡和 CPU（主机）之间的通信，主流是PCIe 5.0 / 6.0。

PCIe 是加速卡插入服务器的"标准接口"，CPU 通过它把数据、指令发给加速卡，加速卡通过它把结果返回。它是加速卡和整个计算机系统之间的"主干道"。

PCIe 每一代都在翻倍带宽：

• PCIe 4.0：单通道约 16 GT/s（千兆传输/秒）；
• PCIe 5.0：单通道约 32 GT/s；
• PCIe 6.0：单通道约 64 GT/s，且引入 PAM4 信号编码。

加速卡通常用 PCIe x16（16 个通道），所以一块 PCIe 5.0 x16 的卡，理论带宽可达64 GB/s 左右（双向）。

💡 一句话对比：芯片间互联是"内部高速公路"（卡与卡之间跑梯度），主机 PCIe 是"对外主干道"（卡与 CPU 之间跑数据）。两条路的带宽、用途、设计目标都不同，不能混为一谈。

3.3 为什么"部分加速卡用定制互联"

文档锚点里提到"部分定制互联"，这值得展开。

标准 PCIe 虽然通用，但带宽和延迟对某些极致场景不够用。于是部分厂商（尤其是做超大规模集群的）会定制互联方案，比如用私有协议、私有物理层，甚至把多卡直接用专用背板连起来，绕过 PCIe 的瓶颈。

定制的代价是牺牲通用性（只能用特定服务器、特定机架），换来带宽和延迟的极致优化。这是"通用"和"极致"之间的经典取舍——主流场景用标准 PCIe 求兼容，极致场景用定制互联求性能。

3.4 一张表看懂 PCIe 的带宽跃迁

PCIe 是加速卡"对外主干道"，它的带宽决定了 CPU 和加速卡之间"搬运数据"的上限。把几代 PCIe 的关键参数列出来：

每一代 PCIe 都在带宽翻倍，这背后是信号速率和编码技术的持续突破。对于 AI 加速卡来说，PCIe 带宽越高，CPU 给卡"喂数据"就越快，卡与主机之间的数据搬运瓶颈就越小。

⚠️ 避坑提醒：PCIe 带宽是"标称上限"，实际能达到多少，还受主板布线、插槽规格、BIOS 设置等影响。比如一张 PCIe 5.0 的卡插在只支持 PCIe 4.0 的主板上，会自动降速到 4.0，实际带宽直接腰斩。

3.5 芯片间互联为什么不能"用 PCIe 凑合"

可能有读者问：既然 PCIe 带宽也不低，为什么多卡协同不干脆用 PCIe，非要搞 NVLink 这种专用互联？

答案是：PCIe 的架构设计决定了它不适合做"多卡低延迟同步"。

PCIe 是树形拓扑——所有设备都挂在一个根（CPU）下，卡与卡之间通信必须先"绕"过 CPU，多一跳就多一份延迟。而且 PCIe 的带宽是共享的，多张卡同时通信会互相争抢。

而 NVLink 是点对点直连——卡与卡之间直接拉一条高速通道，不绕 CPU、不共享带宽，延迟低得多。训练时成千上万张卡要频繁、快速地同步梯度，这种"点对点、低延迟"正是 NVLink 的强项，也是 PCIe 的弱项。

💡 生活化类比：PCIe 像公司内部的电话总机——所有分机都要通过总机转接，转接有延迟，总机忙线还会占线；NVLink 像同事之间的直连对讲机——拿起就讲，不经过总机，又快又稳。多卡训练需要的是"对讲机"式的低延迟同步，不是"总机"式的转接。

四、供电与散热：被忽视的命脉

很多人拆加速卡，注意力全在芯片和显存上，却忽略了两个"看不见但致命"的模块——供电和散热。

4.1 高精度供电：算力芯片的"心脏供血"

加速卡是高功耗、高电流的设备。一块高端训练卡的功耗能到 300-500W，而算力芯片的核心电压极低（约 1V 左右），这意味着电流极大——500W ÷ 1V = 500A 的电流。

这么大的电流，对供电系统的要求极高：

• 高精度：核心电压必须稳定，波动大了会直接导致芯片运算出错甚至损坏；
• 多相供电：用多相并联供电（VRM，电压调节模块）分摊电流，降低单相负载，提高稳定性；
• 低纹波：供电纹波要足够小，否则会影响高速信号的稳定性。

💡 一句话：高精度供电是算力芯片的"心脏供血系统"。供血不稳，大脑（芯片）再强也白搭。这也是为什么加速卡的供电模块往往是一排排密密麻麻的电容、电感、MOS 管——它们都在为"稳定供血"服务。

4.2 外部供电：高端卡的"电力外援"

高端加速卡的功耗超过 PCIe 插槽能提供的电力，所以需要外部供电。

PCIe 插槽本身能提供的电力是有限的（PCIe x16 插槽标准供电约 75W）。对于功耗 300W、500W 的高端卡，光靠插槽供电远远不够，必须从电源直接拉线给卡供电。所以你会看到高端加速卡上有一个或多个外部供电接口（如 8-pin 电源口）。

⚠️ 避坑提醒：外部供电接口插没插稳，是高端卡最常见的"翻车点"。供电不足或接触不良，轻则降频，重则宕机、损坏。装机时务必确认供电接口完全插到位。

4.3 大规模散热：液冷为何成为刚需

供电解决了"电进来"，散热要解决"热出去"。

300-500W 的功耗，意味着每秒要带走几百焦耳的热量。这个热密度有多恐怖？一块巴掌大的芯片区域，功耗密度可能比电炉丝还高。风冷靠吹风带走热量，面对这种热密度，风扇转速和散热面积都逼近物理极限。

于是高端加速卡走向液冷散热：

• 液冷板（冷板式）：在芯片上方贴一块内部通冷却液的金属板，液体循环把热量带到外部散热器；
• 浸没式液冷：把整张卡浸入不导电的冷却液中，通过液体沸腾或流动带走热量。

液冷的散热效率远高于风冷，是高端卡"压住热"的必然选择。

💡 一句话：高端卡上液冷，不是因为厂商"炫技"，而是因为功耗密度已经到了风冷扛不住的地步。这是热力学问题，不是营销噱头。

4.4 供电与散热是"一体两面"

供电和散热，其实是一对"一体两面"的矛盾统一体：电进来多少，热就要出去多少。

功耗越高，供电压力越大，散热压力也同步越大。所以你看高端卡的演进，供电模块越来越复杂，散热方案从风冷到液冷不断升级——这两件事永远是同步升级的。忽略任何一方，另一方都会立刻出问题。

4.5 高精度供电的关键细节

高精度供电不是"把电接上就行"，它有几个关键指标值得了解：

• 电压精度：算力芯片核心电压通常在 1V 上下，波动要求控制在几十毫伏甚至更小，否则芯片会运算出错；
• 瞬态响应：芯片负载是剧烈波动的（一会儿全速算、一会儿空闲），供电系统要能快速响应负载变化，电压不能"跟不上"；
• 电流承载能力：几百安的大电流，供电线路、连接器、MOS 管都要能扛得住，否则会过热烧毁。

💡 一句话：高精度供电的难度，在于"大电流"和"高精度"要同时满足。电流越大越难稳压，就像水龙头开得越大，越难把水压控制得稳。加速卡上那一排排电容、电感，就是在替芯片"稳住这股大水流"。

4.6 液冷方案对比：冷板式 vs 浸没式

液冷也不是"一种方案走天下"，目前主要有两种路线：

冷板式是渐进式升级，适合现有数据中心小步改造；浸没式是彻底重构，适合新建的超大规模、超高功耗密度集群。两条路线各有适用场景，目前都在快速发展。

💡 一句话：液冷不是"要不要上"的问题，而是"上哪种液冷"的问题。功耗密度一旦越过风冷的物理极限，液冷就是唯一的解，只是冷板式和浸没式各有取舍。

五、PCB 基板与信号完整性

最后一个模块，是承载一切的"地基"和"神经"——PCB 基板与信号控制。

5.1 PCB 基板：加速卡的"骨架"

PCB（印制电路板）基板，是所有元器件的"承载底座"。芯片、HBM、供电模块、接口、散热器，全都装在这块板子上。

但高端加速卡的 PCB，不是普通电路板能比的。它要面对几个苛刻要求：

• 高层数：高速信号、电源、地线要分层走线，高端卡的 PCB 往往有几十层；
• 低损耗材料：高速信号在 PCB 上传输会有损耗，高端卡用低损耗、高频板材（如 M6、M8 级板材）；
• 高密度互连：几百安电流、TB/s 级信号，都在这块板上跑，布局布线密度极高。

💡 一句话：PCB 基板是加速卡的"骨架"，骨架散了，再强的芯片也立不住。

5.2 信号完整性：高速信号的"守门员"

加速卡上跑的是超高速信号——PCIe 5.0/6.0 单通道几十 GT/s，NVLink 更高。这么高的速率下，信号在 PCB 上传输会出现一系列问题：反射、串扰、衰减、时序偏移……

信号完整性（Signal Integrity，SI）就是专门解决这些问题的工程领域。它要做的事包括：

• 阻抗匹配：让传输线的特性阻抗和芯片匹配，减少信号反射；
• 等长走线：让并行信号的长度一致，避免时序错位；
• 隔离串扰：让高速线之间有足够间距或屏蔽，避免互相干扰；
• 去耦电容：在芯片供电引脚附近放电容，滤除高频噪声。

这些细节，普通用户看不到，但它们决定了"这块卡插上去能不能稳定跑高速"。

💡 一句话：PCB 是骨架，信号完整性是神经系统。骨架撑起结构，神经保证信号"传得对、传得快、传得稳"。没有信号完整性设计，再高的标称带宽都会在实际传输中"打折"甚至"翻车"。

5.2.1 信号完整性到底在防什么

把信号完整性问题拆成几个"敌人"，更容易理解它在防什么：

• 反射：信号遇到阻抗不连续点（如拐弯、过孔、接头），会像水波撞墙一样"弹回来"，干扰后续信号；
• 串扰：相邻走线之间，高速信号会像"隔墙有耳"一样互相干扰，导致误码；
• 衰减与畸变：信号跑得越远、频率越高，损耗越大，波形会"变形"，接收端可能读错；
• 时序偏移：并行信号如果走线长度不一，到达时间错开，数据就会"对不齐"。

这些现象，在低速电路里几乎可以忽略，但在 PCIe 5.0/6.0 这种几十 GT/s 的速率下，任何一个都足以让整张卡"跑不稳"。

💡 一句话：信号完整性工程师，本质上是在和"反射、串扰、衰减、时序偏移"这四个敌人打持久战。他们做的每一项设计——阻抗匹配、等长走线、隔离屏蔽、去耦电容——都是在给这四个敌人"上锁"。

5.3 七大模块如何协同工作

拆完了七大模块，最后把它们串起来，看一次完整的数据流是怎么走的：

1. CPU通过主机 PCIe 接口，把数据和指令发给加速卡；
2. 数据进入PCB 基板上的走线，经过信号完整性保障，准确送到算力芯片；
3. 算力芯片从HBM 模组读取权重和激活，执行矩阵运算；
4. 计算过程中，高精度供电持续稳定供血，液冷散热持续带走热量；
5. 多卡协同时，芯片间互联接口在卡与卡之间同步梯度；
6. 算完的结果，再通过PCIe 接口返回给 CPU。

七大模块，环环相扣，缺一不可。这就是一块 AI 加速卡作为一个"完整嵌入式系统"的运转全景。

配图

图 1：AI 加速卡七模块爆炸图

graph TD subgraph 加速卡[AI 加速卡 = 板级算力设备] A[1. AI 算力芯片<br/>矩阵运算核心] B[2. HBM 模组<br/>先进封装相邻部署] C[3. 芯片间互联接口<br/>多卡协同] D[4. 主机互联接口<br/>PCIe 5.0/6.0] E[5. 高精度供电<br/>稳定供血] F[6. 大规模散热<br/>液冷] G[7. PCB 基板与信号控制<br/>承载与连接] end A --- B A --- C D --- A E --- A F --- A G --- A

算力芯片（A）为绝对核心，其余六大模块围绕它各司其职：HBM 供数据、互联供通信、供电供血、散热降温、PCB 承载。

图 2：卡间互联接口 vs 主机 PCIe 接口 双通道示意

flowchart LR CPU[CPU 主机] <-- PCIe 5.0/6.0 主机接口 --> 卡1[加速卡 1] CPU <-- PCIe --> 卡2[加速卡 2] 卡1 <-- 芯片间互联 NVLink --> 卡2

主机 PCIe 负责 CPU 与每张卡之间的"对外"通信；芯片间互联（NVLink）负责卡与卡之间的"对内"高速通信。两条通道并行，职责分明。

写在最后

一块 AI 加速卡，看着是"一块板子"，拆开是"七个模块、一个系统"。算力芯片是心脏，HBM 是贴身仓库，互联是血管，供电是供血，散热是空调，PCB 是骨架神经——每一个模块都在为"让算力芯片稳定、高效地跑矩阵乘法"这件事服务。

理解了这七个模块，你再看任何一张 AI 加速卡的参数和拆机图，都能一眼看出它"贵在哪、强在哪、短板在哪"。

下一篇，我们深入加速卡的"血管"——三类互联技术（PCIe / 多卡直连 / 芯片级），看看它们如何决定多卡能跑多快。

【思考题】

为什么高端加速卡非得上液冷？风冷撑不住的根本原因是功耗密度还是热传导？欢迎讨论。

【系列文章预告】

下一篇讲加速卡的"血管"——三类互联技术决定多卡能跑多快。

标签：AI加速卡、HBM、PCIe、液冷散热、AI显卡、板级算力、硬件架构

AI 加速卡为板级算力设备，即日常所说"AI 显卡"，由 AI 算力芯片、HBM 模组、芯片间互联接口、主机互联接口（PCIe 5.0/6.0）、高精度供电、大规模散热（液冷）、PCB 基板与信号控制七大模块构成；HBM 通过先进封装与芯片相邻部署；主机接口主流为 PCIe 5.0/6.0，部分定制互联；高端卡需外部供电与液冷散热。