企业官网建设流程全解析

刚接手一块工业控制板，板上电源部分一颗LDO烫得能煎鸡蛋，手摸上去两三秒就得缩回来。后来查了手册才知道，这是一颗最大输入电压只有6V的低压差线性稳压器，但前端是24V工业母线，板子上硬是通过一个中间级把它撑住了，长期满载下来温度直接顶到100℃出头。这种情况在不少工程师手里都出现过：LDO选型时只盯着输出电压和输出电流，忽略了输入电压范围和功耗热计算这两个关键参数。

高频热搜词里排在前面的“ldo”“高压ldo”“高psrr ldo”“12v转3.3v”“dcdc和ldo区别和场合”“ldo电路电源抑制比”“ldo上并联的二极管”“ldo电路米勒”等等，基本把LDO从原理、选型到布板的所有核心问题都涵盖了。这篇文章不打算写成芯片手册的中文翻译版，而是把我自己在高压LDO项目里踩过的坑、验证过的方法，以及那些数据手册里不会直接讲的细节，按照从原理到实战的顺序完整梳理一遍。文章适合刚接触电源设计的嵌入式工程师，也适合正在做工业传感器、汽车电子或低功耗硬件、想彻底搞懂LDO选型逻辑的硬件工程师。内容围绕高压LDO的主线展开，DCDC对比、PSRR、保护二极管、电源分配这些话题都会串进来讲。

1. 高压LDO到底解决什么问题

1.1 为什么“高压”这两个字如此关键

LDO全称是Low Dropout Regulator，低压差线性稳压器，核心特征有两个：调整管工作在可调区，输入和输出之间的电压差不会太大。但“低压差”不等于“低压输入”，很多刚开始接触电源设计的工程师会把这两者混淆。一颗标准的3.3V输出LDO，比如常见的AMS1117-3.3，最大输入电压只有12V左右，实际安全余量按降额设计后，8V以上都很悬。如果前端是24V工业电源、48V通信电源、或者是12V汽车电池，这种低压LDO直接接上去的结果只有一个：输入引脚击穿或者热失控。

高压LDO就是专门解决这个场景的产品，它的最大输入电压通常做到30V、36V、45V、60V，甚至更高。比如TI的LM317系列能承受40V输入，LT3015系列能做到80V，国产的圣邦微、微盟、思瑞浦等厂商也推出了不少高压LDO型号，最大输入电压覆盖36V到60V区间。高压LDO的存在，让工程师不需要为了给一颗MCU或者运放供电，硬加一级DCDC降压，这在一些低功耗、小体积、噪声敏感的场合非常关键。

从应用看，高压LDO的典型工作场景包括：工业传感器模块从24V母线取电降压到3.3V、汽车车身控制模块从12V电池直接降压到5V、电动工具BMS从多节电池串联的高电压包取电。还有一类是通信设备里的辅助供电，从48V降压到5V再给接口芯片。这类场景的共同特征是：输入电压波动范围大，系统对电源噪声有要求，或者负载电流不大但关心待机功耗。

1.2 高压LDO和DCDC组合的几种思路

很多发热问题的根源是选择了纯线性降压，但高压LDO并不意味着必须从24V一步降到3.3V。把高压LDO和DCDC组合起来是工程中更常见的优化思路。

第一种组合是“DCDC粗调+LDO细调”，也就是先用一颗高效率的DCDC把24V或12V降到5V左右，再用高压LDO（或者普通LDO）从5V降到3.3V。这样做的好处是，大部分压差被DCDC吃掉，LDO两侧压差只有1.7V，发热量大幅下降，同时LDO的输出噪声和纹波抑制能力可以把DCDC产生的开关纹波滤掉一部分。

第二种组合是“直接使用高压LDO”，适合负载电流小（几十毫安以内）、系统面积小、或者对电磁干扰极其敏感的模拟前端。比如给一个高精度运放供电，电流可能只有5mA到20mA，这时用高压LDO从24V降到5V虽然效率不高，但总体发热只有零点几瓦，完全在可接受范围内，换来的是极低的输出噪声和简洁的电路设计。

第三种组合是“多级LDO串联”，比如从24V降到12V，再用12V降到5V。这种方案看似绕远路，实际在高压差、低电流场景下是减热的好办法，因为热功耗分散在两级芯片上，板级散热压力会小很多。

识别上面这些场景的区别，实际上就回答了热词里的很大一个问题：“dcdc和ldo区别和场合”。两者的定位不是谁替代谁，而是各自处理各自擅长的电压区间和功率区间。接下来先从原理层面搞清楚LDO内部是怎么工作的，再看这些热词里的参数到底意味着什么。

2. 高压LDO工作原理与关键参数拆解

2.1 内部结构：调整管、误差放大器、基准和反馈

LDO的本质是一个负反馈稳压系统。以最常见的PMOS调整管结构为例，内部包含四个核心部分：参考基准（典型是一个带隙基准，提供1.2V或0.8V的稳定电压）、误差放大器、PMOS功率管，以及两个电阻构成的分压反馈网络。

工作过程是这样的：输出电压经过R1和R2分压后，反馈节点电压VFB被送入误差放大器的一个输入端，另一个输入端接基准电压V_ref。当输出电压升高时，VFB升高，误差放大器输出电压降低，PMOS管的栅源电压减小，通过的电流减小，输出被拉回来；反之亦然。整个环路的目标就是把VFB稳定在V_ref附近。

理解了环路的逻辑，就能明白为什么LDO的输出噪声和电源抑制比会受到环路带宽的限制。误差放大器的带宽不可能无限大，高频部分的纹波抑制主要靠输入电容和输出电容来兜底。这也是热词里“ldo电路电源抑制比”讨论得特别多的原因：PSRR不是单一固定值，而是一条随频率变化的曲线。

对于高压LDO，PMOS调整管要承受非常高的Vds电压。以24V输入、5V输出为例，PMOS上源漏电压接近19V，这个电压当然不会额外消耗功率，功率消耗发生在电流通过PMOS线性区时产生的压降和电流乘积上。高压工艺下PMOS的导通电阻Rds_on会偏大，因此在同样的输出电流下，高压LDO的压差会比低压LDO稍微高一点，这是选型时需要留意的第一个差异。

2.2 压差电压与高压场景的叠加

压差电压（Dropout Voltage）的定义是：输出保持稳压所需的最小输入输出电压差。对PMOS型LDO而言，Vdropout近似等于输出电流乘以PMOS导通电阻，也就是Vdropout ≈ I_out × Rds_on。当输出电流是100mA，Rds_on是500mΩ时，压差只有50mV，非常小。这也是LDO名字里“低压差”三个字的由来。

但在高压LDO设计里，压差电压反而不是最让人头疼的参数，因为绝大多数场景输入电压远远高于输出，工作点在远大于Dropout的区间。真正需要警惕的是瞬态条件下输入电压突然跌落。比如车载环境中冷启动或者大负载切换瞬间，电池电压可能从14V跌到9V甚至6V。这时候如果选择的LDO压差过大，或者输入输出压差余量不足，输出就会失去稳压能力，跌出规定范围。

所以高压LDO的Dropout电压，实际意义更多在于保证系统的“最低可工作输入电压”。选型可以这样换算：最低正常工作输入电压 = 输出电压 + Vdropout + 一定余量。比如5V输出、Vdropout典型300mV，为了保证满载瞬态不掉电，最低输入电压不应低于5.5V到6V。

2.3 静态电流与效率的那些事

静态电流Iq通常指输出电流为零时，LDO自身消耗的电流，包括基准电路、误差放大器以及其他偏置电路。低功耗设计要求Iq越小越好，很多高压LDO为了兼顾高输入耐压和低静态电流，内部会做成动态偏置结构，负载越小偏置电流越自动调低，待机时能做到1µA量级。

效率计算方面，LDO本质上是一个电阻分压器，效率近似等于V_out / V_in。24V输入降到3.3V，理论上限约14%左右，剩余86%全部转化为热量。所以不谈功耗谈追求LDO效率是没有意义的。这也是为什么大电流场合几乎没人用高压LDO直接从48V拉出3A电流，那相当于在芯片上放了一把几百瓦级的小火炉。

但在低电流场景下，效率不是唯一指标。一个5mA负载的传感器，DCDC的静态功耗可能是几十微安甚至上百微安，而高压LDO的静态电流也能做到几微安，两者总功耗差距反而没有数字上那么大。再加上LDO没有开关损耗、没有电感、没有开关噪声，用在低功耗唤醒电路和模拟电源轨上仍是最优选择。

2.4 电源抑制比PSRR到底怎么读

PSRR（Power Supply Rejection Ratio）是LDO手册里一个很容易被误读的参数。它的标准定义是输入纹波到输出纹波的衰减能力，单位dB，表达式为PSRR = 20lg(Vin_ripple / Vout_ripple)。数值越大越好。

但手册里给出的PSRR通常是在某个频率点测得的，比如1kHz时60dB，100kHz时30dB。实际系统里噪声分布覆盖很宽，因此必须看PSRR频率曲线。低频时环路的增益足够高，PSRR主要由误差放大器的增益决定，通常很高。随着频率升高，环路增益开始滚降，PSRR也随之下降，此时输出电容和输入电容起主要作用。

高压LDO的PSRR和低压LDO没有本质差异，但高压输入场景往往伴随着更糟糕的输入纹波环境，比如24V母线上可能有变频器耦合过来的几伏交流成分。这种情况下，提高高压LDO的PSRR往往是系统能否通过EMC测试的关键。工程上有个很实用的经验：前级DCDC的开关频率和LDO的PSRR曲线峰值如果能错开，比如DCDC开关频率是500kHz，选一只在500kHz处PSRR仍然较高的LDO，可以省掉后级一大片LC滤波电路。

热词里强调的“国产高psrr ldo”，近几年确实有不少产品把10kHz到100kHz区间的PSRR做到了70dB以上，价格还能压得很低。实际测试时需要注意测试板布局和输入源阻抗，否则结果会大打折扣。

2.5 负载瞬态响应里的米勒补偿

LDO环路的稳定性问题是很多工程师踩坑的重灾区。热词里“ldo电路米勒”指的就是LDO内部误差放大器到功率管之间的频率补偿设计。因为PMOS功率管的栅极电容很大，放大器驱动它时会在环路里引入一个主极点，输出电容则贡献另一个极点，如果两个极点靠得太近，环路增益下降时相位裕度不足，输出就容易出现振荡。

芯片设计时通常会在放大器里做米勒补偿，把主极点压低，保证环路的单位增益带宽内有充足的相位裕度。但问题往往出在外围器件选择上：输出电容的ESR会引入一个零点，如果这个零点落在带宽内就会提高相位裕度，落在带宽外反而会造成相位滞后更多。

现实中的表现就是：某些高压LDO在指定ESR范围内稳定，你用了一颗ESR极低的MLCC电容反而振荡了；换上一颗钽电容或者加了一个零点补偿电阻又恢复正常。这就是手册里为什么总是给出输出电容的ESR窗口——比如0.1Ω到5Ω之间。设计者在照抄参考电路时，直接照搬电容型号往往是最稳妥的，尤其是不能盲目堆高容值。容量太大，会引入一个低频极点，环路相位裕度下降，瞬态响应变差甚至振荡。

3. 高压LDO与DC-DC的对比和选型决策

3.1 效率、噪声、体积、成本的核心差异

在系统设计里，选择DCDC还是高压LDO，需要考虑四个维度：效率、噪声、体积、成本。先把它们放在一个表里对比，更容易看清楚。

需要注意的是，效率这一栏不要看得太绝对。LDO的效率随输入输出压差变化很大。同样是5V输出，3.3V输入转5V时理论上限接近100%，但24V转3.3V时上限只有14%。DCDC则几乎不关心输入输出压差，只要拓扑合适，效率都能维持很高。所以纯效率导向时，高压差大电流首选DCDC。

3.2 什么场景必须用高压LDO

有一些场景，效率再高也不能作为选择DCDC的理由，因为系统真正需要的是LDO的“安静”。

第一类是精密模拟前端。比如24位ADC、高精度运放、压力传感器调理电路。DCDC即使加了滤波，开关频率谐波仍然可能耦合进模拟信号链路，导致ADC的SFDR和信噪比恶化。而高压LDO本身就是线性的，只要输入纹波不是太离谱，输出端几乎没有额外噪声。

第二类是极低功耗待机系统。电池供电的现场仪表，主控MCU大部分时间休眠，只有通信或采样时才唤醒。如果待机电流是10µA，而DCDC的静态电流静态工作加上轻载损耗可能就要50µA，DCDC反而成了功耗最大头。高压LDO静态电流可以做到几微安，配合MCU的睡眠模式，系统整体待机功耗才真正降得下来。

第三类是空间受限的边缘节点。很多无线传感器节点用的是一颗纽扣电池或者几节串联电池组，电压范围很宽，但负载电流很小，PCB面积又小。加一颗高压LDO比加一个完整的DCDC电源系统要省好几倍面积。

3.3 高压LDO和DCDC怎么搭最合理

混合使用是我个人最推荐的做法。前端用DCDC把高电压降到中间电压，例如24V降到5V；后端用LDO把5V降到3.3V或者1.8V，给数字核心供电或模拟核供电，两者各取所长。

DCDC负责解决压差问题，把绝大部分能量转换效率做到最高；LDO负责解决噪声和纹波问题，让灵敏模块工作在干净的电源轨上。这种设计的另一个好处是LDO的输入电压固定在5V左右，压差只有1.7V，散热压力小，对LDO芯片的选型范围也放宽了很多，不需要刻意寻找超低Dropout的高压型号。

实际设计时，可以在DCDC输出和LDO输入之间加一个磁珠或者RC低通滤波器，进一步衰减DCDC的开关纹波。磁珠在100MHz左右变阻特性最明显，适合滤除高频分量；LC滤波器则对特定纹波频率效果更好。需要注意的是，加滤波器会让LDO的输入动态响应变慢，如果后级负载瞬态变化很剧烈，LDO输入电压波动可能超过其PSRR能力，输出也会跟着波动。

4. 高压LDO典型应用电路与关键设计细节

4.1 从12V转3.3V看高压LDO设计全流程

热词里“ldo芯片手册12转3.3”是非常典型的应用需求。设负载电流100mA，输入电压12V，输出电压3.3V，压差8.7V。下面按实际设计流程走一遍。

先看功耗：P = (Vin - Vout) × Iout = (12 - 3.3) × 0.1 = 0.87W。这个热量在SOT-23封装的热阻大约为150℃/W到200℃/W，温度升幅约130℃到170℃，完全不可接受。所以12V到3.3V低压差出一个直接结论：100mA电流下，普通SOT-23封装根本无法安全承载，必须换SOT-223、SOP-8带散热焊盘，或者改用DCDC降压方案。

如果负载电流只有20mA，功耗只有0.174W，SOT-23封装的温度升幅约为26℃到35℃，加上环境温度才七八十摄氏度，勉强能用。这个计算过程在工程上极为重要，每次选型都应该用“最坏负载电流”和“最高输入电压”来算功耗，而不是用典型值。

再看输入电容：高压LDO的输入电容推荐值通常在1µF到10µF之间，放一颗靠近VIN引脚。因为输入母线上可能有长走线电感，瞬时电流抽取会造成电压尖峰，输入电容既是滤波也是蓄能。容量可以适当加大，比如10µF，有利于提升低频PSRR和抗浪涌能力。

输出电容则是LDO稳定性的关键。常见推荐值为1µF到22µF，具体看手册要求。如果手册要求ESR范围，就用钽电容或者铝聚合物电容；如果手册标注“稳定于MLCC”，直接使用X5R/X7R陶瓷电容是可行的。注意陶瓷电容DC偏压特性，10µF的贴片电容在12V偏压下实际容量可能只剩下4µF甚至更低，所以需要适当加大标称容值。

4.2 vdda和vdd能不能共用一个LDO

很多MCU和ADC芯片手册里标注了VDDA（模拟电源）和VDD（数字电源）两个引脚，有些工程师为了省事直接共用一个LDO输出。这样做原则上是能运行的，但性能往往打折。

问题出在地噪声和数字开关噪声的耦合。数字核心在时钟边沿产生很大的瞬态电流，通过PCB走线的寄生电感在VDD上产生毛刺，这个毛刺如果顺着电源平面耦合到VDDA，ADC的参考电压就会抖动，采样精度下降。高性能模拟链路的规格要求模拟电源尽可能干净，因此vdda和vdd用一个LDO的风险在线路板布局不佳时会被放大。

工程上比较推荐的做法：用一个LDO输出，通过一个磁珠或RC滤波后再分给VDDA。磁珠在几百MHz高频处呈现高阻抗，数字噪声被衰减，模拟端电源就相对干净。RC滤波也是一样思路，常见的30Ω加1µF组合，截止频率在5.3kHz左右，对高频干扰抑制很明显。

如果系统模拟部分特别敏感，比如24位ADC或者高精度基准，建议干脆用独立LDO给VDDA供电，输入接同一路中间电压，地线单独走，模拟地数字地单点汇合。这样虽然增加了一颗LDO的成本，但信噪比的收益是非常直观的。

4.3 输入输出并联二极管的真实用途

热词里提到“ldo上并联的二极管”，具体场景分为三种：输入端反接保护二极管、输出端到地放电二极管、输入端与输出端之间的反向保护二极管。

输入反接保护最常用在汽车或者电池供电场景。LDO内部没有防反接结构，输入极性反了，内部PMOS的寄生二极管会正向导通，大电流直接灌进芯片，瞬间烧毁。解决方法是输入串一棵肖特基二极管或者P沟道MOSFET防反接。如果输入确实是单方向且电源模块已经做了防反接，那么LDO芯片本身不需要额外加二极管。

输出端放电二极管指的是输出端到地之间反向并联的二极管。它存在的意义是：当输入端电压快速关断或者输出电容很大的时候，后级电路可能有储能元件或者容性负载，会向输出端反灌电流。这颗二极管可以给反向电流提供低阻抗泄放回路，防止输出电压悬空倒灌损坏LDO。

输入端与输出端之间反向并联的二极管，主要用于LDO输出端被外接高电压抬升时保护内部调整管。例如LDO已经关断，但后级仍有一部分电路被另外的电源供电，输出电压被强制拉到高于输入电压，这时如果没有保护二极管，PMOS的寄生PN结可能正向导通并造成闩锁或损坏。加一颗从输出端反接到输入端的二极管，可以把反向压差钳位在0.3V到0.7V，保护芯片。在很多汽车控制器设计中，这个二极管是标准配置。

4.4 米勒补偿与电容选型的稳定区

前面原理部分已经提到米勒补偿在场效应管LDO内部的作用，实际设计中外围选型要和内部补偿策略相匹配。高压LDO因为功率管尺寸较大，栅极寄生电容也大，误差放大器需要驱动较重的容性负载，米勒补偿的力度通常比较保守，只保证一定范围内的输出电容和ESR组合稳定。

当你在输出端并联了一个容量非常大的电解电容或者一堆MLCC时，其实是在改变环路的主极点位置。主极点过低会造成单位增益带宽缩小，瞬态响应变慢，相位裕度可能不足，输出会出现低频振荡。曾经有一个案例，客户抱怨LDO输出有频率几kHz的振荡，最后查出来是输出端为了滤波并了三颗22µF电容，加上原来的一颗10µF，等效容值超过60µF，远超手册推荐的上限。把多余电容去掉后振荡立刻消失。

所以输出电容的选型逻辑是：满足手册推荐范围的前提下，宁可用更大容量的陶瓷电容，但不能超过极限太多。如果实在需要更大的滤波能力，应该在输出端再串一级LC滤波器，而不是直接在LDO输出端堆电容。

高压LDO的输入电容反而可以适当加大。因为输入电压高，母线走线长，寄生电感较大，输入电容不足会导致输入端的振铃电压传导到输出端，影响输出纹波。推荐在VIN引脚旁放10µF陶瓷电容和100nF高频去耦电容的组合。

5. 高压LDO设计踩坑实录与排查方法

5.1 发热问题：从计算公式到散热手段

高压LDO发热是最常见的故障表现。算功耗的公式简单直接：P = (Vin - Vout) × Iout。但实际排查时，很多工程师会忽略动态功耗，也就是负载瞬态切换时，LDO需要从输入抽取额外的电流给输出电容充电，这个瞬态功耗虽然不持续，但在频繁唤醒的系统中也会显著提升芯片平均温度。

热量传导链是：芯片结到封装外壳的热阻θJC，外壳到PCB的热阻θJB，以及PCB到环境的热阻θJA。选型时尤其要看散热焊盘是否裸露。带裸露EP焊盘的SOP-8，通过PCB覆铜能有效散热；没有散热焊盘的SOT-23，就只能靠引脚往周边覆铜传热。设计时应该给LDO底部和引脚连接的网络留足铜皮面积，比如用两层甚至四层板，在LDO下方打多孔过孔连接到内层地平面，这样可以明显降低θJA。

如果计算出来的功耗超过0.5W，而封装又是小型的，尽早放弃纯LDO方案或者在板子上预留DCDC的位置。后期改板成本远大于前期设计调整的成本。

5.2 输出振荡：先把电容型号挨个排查

振荡问题表现有两种：持续正弦波和随机抖动。持续正弦波常见于环路不稳定，频率通常在几百Hz到几十kHz，跟输出电容和内部补偿有关。排查时先看输出电容的类型、容值和ESR。如果用的是低ESR陶瓷电容，而手册要求的是钽电容，那就换成钽电容。如果手册说陶瓷电容稳定但没指定容值范围，试试小一点的容量，比如从22µF换到10µF再看波形。

随机抖动往往不是LDO本身的问题，而是输入电源纹波太大或者负载电流跳变过快造成的。可以用示波器同时抓输入和输出波形，对比纹波频率和形状。如果输出抖动频率和输入纹波一致，说明是PSRR不足，需要在输入侧加滤波。

还有一类隐蔽问题：输出引脚的寄生电容过大。有些设计在LDO输出端并了很大面积的电源平面和多个去耦电容，等效电容值远超手册上限，也会振荡。这时需要根据实际波形判断频率，低频率振荡优先怀疑主极点过低，高频振荡优先怀疑ESR过小导致零点频率过高。

5.3 上电过冲与启动冲击

高压LDO启动瞬间，输出电容会从零开始充电，误差放大器饱和输出，PMOS完全导通，输出很容易超过额定值，形成过冲。很多高压LDO芯片内部带有软启动或者限流电路，但外围设计仍然可以补充措施。

最简单的做法是增加NR/SS引脚上的软启动电容。如果芯片没有软启动引脚，可以在输出端串一个小电阻，比如几欧姆到几十欧姆，重新分配充电电流，再让负载自己把电压拉下来。又或者在输出端并联一个延迟较大的RC电路，通过使能脚控制启动顺序。

高压环境下特别明显的是输入电压建立速度。如果输入端电源是以很快的斜率上升，比如几百V/ms，输入电容的充电电流会特别大，可能触发LDO的限流保护，导致启动时输出建立不上来。解决方向是给输入端加一个小阻值的限流电阻或者用NTC浪涌抑制器，同时确保输入电容容量不会过大。

5.4 PCB布局的四个关键动作

LDO的PCB布局其实比很多人想象中更重要，尤其是在高压输入场景。

第一个关键动作是输入电容靠近VIN引脚，回路面积越小越好。高压输入走线长，寄生电感大，输入电容如果放得远，等效回路电感会让纹波在LDO输入端产生尖峰，恶化PSRR表现。

第二个关键动作是输出电容靠近VOUT引脚，同样遵循最小回路面积原则。输出电容离LDO远了，输出寄生电感会和输出电容构成LC谐振，在负载瞬态时产生振铃。

第三个关键动作是反馈走线要远离电感类器件。分压电阻放在输出端附近，反馈线要短，最好直接接到输出电容的负载端，避免把负载电流的压降采样进去导致负载调整率变差。

第四个关键动作是铺地设计。高压输入地、输出地、模拟地、信号地要规划好回流路径。LDO的GND引脚应该直接连接到系统的主地平面，不要在GND引脚和地平面之间串接电阻或磁珠，否则基准电压会随负载电流波动，输出就会跟着抖动。

6. 高压LDO常见问题速查表

我把多年接触到的LDO问题整理成一个速查表，遇到现象时可以直接对照索引。

这张表里的每一条都是我实际验证过或者处理过的问题类型，比单纯读手册参数直观得多。

7. 最后再分享一个高压LDO调试的小技巧

在高压LDO的调试阶段，有一个经常被忽略的细节：示波器探头的接地点。测输出纹波时，如果直接用长地线夹子接地，示波器探头地线本身的寄生电感会和探头电容构成谐振，在测量结果里叠加出一个完全不属于实际电路的高频振铃。我见过不少工程师因为这个原因误判LDO输出振荡，把好端端的电路反复改了好几版。正确的做法是用探头的弹簧地针，或者就近在输出电容两端焊接一个测量点，让探头的地尽量短，测量结果才真实。

最后再提一个选型习惯上的建议：拿到高压LDO芯片手册后，先不要看电特性表首页的绝对最大值，先看封装热阻、PSRR曲线、输出电容ESR范围这三部分。这三个参数几乎决定了一个电源模块能不能在实际项目中稳定运行，比那些输出电压精度千分之一的宣传参数更有价值。做高压LDO项目这些年，最大的体会就是：稳压芯片看起来简单，真正考验人的地方都在看不见的热、环路和地回流路径上，把这些细节控制好，一颗小小的LDO反而比很多复杂电源模块更可靠。