企业官网建设流程全解析

1. 这两个距离不是“差不多就行”，而是安规认证的生死线

你有没有遇到过这样的情况：PCB打样回来，功能完全正常，通电测试也稳如老狗，可一送第三方安规实验室——直接卡在电气间隙（Clearance）和爬电距离（Creepage）这两项上？轻则整改返工，重则整批报废、项目延期、客户索赔。我去年帮一家做LED驱动电源的客户做认证支持，他们那款30W恒压驱动板，原理图和layout都过了内部评审，结果UL工程师现场用游标卡尺一量，LN之间一处覆铜边缘到GND焊盘的距离只有5.8mm，而标准要求6.0mm——就差0.2毫米，整机被判定为“结构不满足基本绝缘要求”，认证报告直接打回重做。

这不是个例。在开关电源、工业控制、医疗设备、充电桩等涉及AC输入或高压隔离的领域，电气间隙和爬电距离从来不是“画得宽一点就保险”的经验主义问题，而是有明确数学模型、材料等级、污染等级、海拔高度、工作电压类型（AC/DC、峰值/有效值）共同约束的硬性边界。它不看你的布线多漂亮、器件多紧凑、成本压得多低，只认一个数：实测距离是否≥标准规定的最小值。而这个“最小值”，不是查一张表就能搞定的简单数字，它背后是一整套IEC/UL/GB标准体系的工程逻辑。

很多人误以为“爬电距离就是沿着PCB表面走的最短路径，电气间隙就是空气里两点直线距离”，这没错，但远远不够。真正决定这两个距离取值的，是系统级风险控制逻辑：电气间隙防的是空气击穿（电弧），爬电距离防的是表面漏电（电痕化）。前者取决于空气介质的介电强度（约3kV/mm，但受湿度、气压、污染物影响极大），后者取决于PCB板材CTI值（相比跟踪指数）、表面污染程度、是否开槽、是否有三防漆覆盖等。换句话说，你画的那条线，不是在纸上量尺寸，而是在模拟一个真实运行环境中，高压会不会“跳过去”、会不会“爬过来”。

所以这篇内容，我们不讲泛泛而谈的“定义”和“查表法”。我要带你从一块实际量产的反激式AC-DC PCB出发，拆解每一个关键节点的计算依据、测量方法、设计陷阱和实测验证手段。你会看到：为什么同一块板上，LN之间要按6.0mm设计，而次级侧5V与GND之间却只要2.5mm；为什么一个0805封装的X2安规电容，其两端焊盘间距必须严格大于某个值，否则哪怕电容本身合格，整机依然过不了安规；为什么嘉立创EDA里“自动安全间距检查”只能当参考，真要过认证，必须手动逐点验证。这不是理论考试，这是产线前最后一道防线。

2. 标准不是拿来背的，是拿来“解构”的：从IEC 60950-1到IEC 62368-1的底层逻辑迁移

很多工程师一提安规就头疼，觉得是“一堆外国标准堆砌的天书”。其实核心逻辑非常清晰：所有安规标准，本质都是对能量释放路径的物理约束。而IEC 60950-1（信息技术设备）和IEC 62368-1（音视频/ICT/商用设备）的演进，并非推倒重来，而是将“基于产品类别”的旧范式，升级为“基于危险源能量等级”的新范式。这对PCB设计的影响是根本性的——你不再需要死记“LED驱动器该用哪张表”，而是要能判断“这个节点的能量等级属于Hazards-Based Safety（HBS）里的哪个Level”。

先看一个具体案例。某客户的一款220V输入LED驱动板，在按IEC 60950-1测试时，LN间电气间隙要求为3.2mm（污染等级2，过电压类别II），顺利通过。但换到IEC 62368-1后，同样位置被要求达到4.0mm。为什么？因为62368-1引入了电击危险源（Electric Shock Hazard Source）的概念。它把LN之间的交流输入，归类为“Source of Electric Energy (SEE)”，其能量等级由峰值电压（220V×√2≈311V）和可能流过的最大故障电流共同决定。根据标准附录G的SEE分类表，311V峰值对应“Level 3 SEE”，其基本绝缘（Basic Insulation）所需的最小电气间隙，就是4.0mm（污染等级2，海拔≤2000m）。

提示：这里的关键转折点在于——62368-1不再以“产品用途”定标准，而是以“该电路在故障状态下能释放多少能量”定标准。这意味着，哪怕你做的是一个USB充电器，只要它的输入端直接接220V AC，它就必须满足Level 3 SEE的要求，而不是按“Class II设备”去套用更低的数值。

再来看爬电距离。60950-1中，爬电距离主要取决于工作电压、污染等级和材料组别（CTI值）。而62368-1在此基础上，增加了功能绝缘（Functional Insulation）和加强绝缘（Reinforced Insulation）的区分。例如，在反激变压器的初级-次级隔离中，如果设计目标是“防止电击”，那么必须满足加强绝缘要求，其爬电距离是基本绝缘的2倍；如果只是“保证信号完整性”，则只需满足功能绝缘。这直接影响PCB上Y电容的布局、变压器引脚间距、以及隔离带（Creepage Barrier）的宽度设计。

我们以一块典型的单级PFC+反激拓扑LED驱动板为例，梳理关键节点的绝缘要求：

这张表不是凭空而来。其中“SEE Level”来自标准附录G的电压-电流组合查表；“绝缘类型”由电路功能决定（如Y电容用于跨接基本绝缘，必须满足加强绝缘）；“污染等级2”是默认室内环境；“CTI≥600”对应FR-4板材的典型值（实测CTI值需由板材供应商提供，不能假设）。你会发现，同一个311V峰值，在不同位置，因绝缘类型不同，爬电距离要求差异巨大（4.0mm vs 8.0mm）。这就是“解构标准”而非“背诵标准”的价值所在。

3. 实测才是唯一真理：如何用一把游标卡尺和一支记号笔完成安规预审

在嘉立创、世成、深南电路这些主流PCB厂的DFM检查报告里，“电气间隙/爬电距离不足”永远是TOP3的拒收原因。但有趣的是，他们的CAM工程师用的检查算法，和你AD/Allegro里设置的Design Rule Check（DRC）规则，本质上都是“几何距离计算引擎”，它们无法识别：焊盘边缘是否被阻焊覆盖？铜皮边缘是否有毛刺？两处铜皮之间是否真的存在连续的、未被阻焊隔断的PCB基材表面？而这些，恰恰是安规工程师现场用游标卡尺测量时，会重点观察的细节。

我总结了一套“三步预审法”，能在打样前自己完成90%以上的安规风险排查，这套方法的核心，是把PCB当成一个三维物理实体，而非二维图形。

3.1 第一步：锁定“高危区域”，建立测量清单

不要试图检查整块板。先聚焦于以下5类必然触发安规审查的区域：

• AC输入接口：L/N端子、保险丝座、MOV、X2电容焊盘；
• 高压隔离边界：变压器初级/次级引脚、光耦初级/次级焊盘、Y电容焊盘；
• 功率器件散热区：MOSFET漏极、整流桥输出端、PFC电感引脚；
• 接地系统分界点：初级GND与次级GND的物理分隔带、大地PE连接点；
• 用户可触及部件：外壳螺丝孔、金属支架安装位、导光柱下方PCB区域。

对每个区域，用红色记号笔在Gerber文件（特别是Top Layer和Bottom Layer）上，圈出所有需要测量的“点对”。例如，在X2电容位置，你要标记：L焊盘铜皮最外沿A点、N焊盘铜皮最外沿B点、L焊盘阻焊开窗边缘C点、N焊盘阻焊开窗边缘D点。记住：安规测量的起点和终点，是裸露导体的最外沿，不是焊盘中心，也不是丝印框线。

3.2 第二步：区分“空气路径”与“表面路径”，用不同工具测量

• 电气间隙（Clearance）：用游标卡尺的尖头，直接测量A点到B点的直线距离。注意！卡尺必须垂直于PCB板面，且尖头要精确对准铜皮边缘，不能压在阻焊上。实测中常见错误：用卡尺测量时，因阻焊略高于铜皮，导致读数偏大；或因铜皮蚀刻有毛刺，导致读数偏小。我的做法是：在显微镜下确认铜皮边缘无毛刺后，用卡尺轻触边缘，取3次读数平均值。

• 爬电距离（Creepage）：这才是真正的“手艺活”。你需要一根细棉线（直径<0.1mm）和一把直尺。将棉线紧贴PCB表面，从A点沿最短路径（避开阻焊、避开开槽、绕过器件本体）拉到B点，确保棉线全程不悬空、不跨越任何开槽或阻焊缺口。然后用直尺量棉线长度。为什么不用软尺？因为软尺自身有厚度，会抬高路径，导致测量值偏小。我试过用激光测距仪，结果误差高达0.3mm——它测的是空气直线，不是表面曲线。

注意：如果两点之间有阻焊覆盖的铜皮，这段距离不计入爬电距离！阻焊层是绝缘体，它中断了“表面漏电路径”。但前提是阻焊必须完整、无针孔、无脱落。这也是为什么安规标准里强调“涂覆层必须符合IEC 60664-1的Class 2要求”。你在设计时，可以在高危路径上刻意加宽阻焊开窗，让铜皮裸露更多，反而缩短了有效爬电路径——这是个反直觉但极其有效的技巧。

3.3 第三步：验证“开槽”与“槽宽”的有效性

在初级-次级隔离带开槽，是提升爬电距离最常用的手法。但开槽不是“越宽越好”。标准规定：槽宽必须≥1mm，且槽内不得有铜残留、不得有阻焊覆盖、不得有器件引脚跨越。我见过最典型的失败案例：某款电源板在变压器下方开了一条2mm宽的槽，但CAM工程师在制作Gerber时，误将槽定义为“负片”，导致实际PCB上此处是铜皮而非开槽——整机因此失效。

验证方法很简单：拿一张白纸，剪出与槽等宽的纸条，塞进槽内。如果纸条能顺畅滑动，且槽底无铜反光，则合格。如果卡住或看到铜色，则说明蚀刻不净。另外，槽的两端必须延伸至板边或开到另一个绝缘屏障（如安装孔），不能是“死胡同”，否则漏电路径会绕过槽的尽头。

这套方法，我带过的3个应届生，一周内都能独立完成整板预审。它不依赖昂贵仪器，只依赖你对PCB物理结构的理解。记住：安规工程师在现场，用的也是这把游标卡尺和这根棉线。你提前做到这一步，等于把认证风险从“未知”变成了“已知可控”。

4. 设计陷阱与实战对策：那些教科书不会写的“坑”

理论懂了，标准看了，测量也会了，但为什么还是频频在量产阶段翻车？因为PCB安规设计里，藏着大量“看起来合理、实则致命”的隐性陷阱。这些坑，往往出现在设计流程的交接环节、软件工具的默认设置、或是对材料特性的误判中。下面分享几个我踩过、也帮客户填过的典型坑。

4.1 “自动DRC”是最大的幻觉：Altium Designer里那个“Electrical Clearance”规则，根本不是安规距离

这是最普遍的认知误区。AD里的DRC规则，设置的是“两个网络之间，铜皮/焊盘/走线的最小允许距离”。它只计算几何距离，完全不考虑：

• 该距离是发生在空气里（Clearance），还是PCB表面上（Creepage）？
• 两点之间是否有阻焊覆盖？是否有开槽？是否有器件本体遮挡？
• 网络电压类型（AC/DC）、峰值、污染等级、材料CTI值？

举个实例：你在AD里设置“LN网络对”最小间距为4.0mm，DRC检查全绿。但实际生产出来的板子，LN之间有一段走线，其上方覆盖了阻焊，而阻焊层恰好有微小针孔。在高湿环境下，水汽通过针孔渗入，形成导电通路，此时真正的爬电距离趋近于0。DRC对此毫无感知。它只告诉你：“铜皮没碰到”。

我的对策是：在AD里建立两套独立的DRC规则集。一套是常规的“制造工艺规则”（如线宽、间距、焊盘尺寸），另一套是“安规预审规则”，专门针对高危区域。后者不设固定数值，而是用“Room”功能，手动框选L/N区域、初级/次级区域，在这些Room内，强制要求所有铜皮边缘到其他网络的距离≥6.0mm（留足余量），并禁用自动布线。同时，在这些Room的顶层丝印层，用红色字体标注“AN-GU”（安规），提醒后续所有工序人员此处为高风险区。

4.2 “开槽”不是万能的，它可能引发新的爬电路径

开槽的本意是增加表面路径长度。但如果开槽位置不当，反而会创造更短的漏电路径。典型场景：在光耦下方开槽，意图隔离初级与次级。但光耦的4脚（次级侧）和5脚（初级侧）焊盘，如果都位于槽的同一侧，那么漏电路径就变成：初级焊盘→槽壁一侧PCB表面→次级焊盘，距离反而比不开槽还短！

正确做法是：开槽必须切割焊盘之间的最短表面路径。对于光耦，槽应垂直于引脚方向，从4脚和5脚之间穿过，且槽的两端必须延伸至焊盘之外至少1mm。更稳妥的做法是：在光耦本体下方，开一条贯穿整个器件长度的槽，并确保槽宽≥1.5mm。我曾用热成像仪拍过故障板，发现漏电发热点，果然就集中在光耦引脚与槽壁的夹角处——那里形成了电场集中区。

4.3 “三防漆”不是保险丝，它可能让问题更糟

很多工程师觉得“喷一层三防漆，啥都解决了”。错。三防漆（Conformal Coating）的作用是防潮、防尘、防化学腐蚀，但它不能替代基本的电气间隙和爬电距离。UL/IEC标准明确规定：除非三防漆材料本身通过了特定的耐电痕化测试（如UL 746E），并被认证为“Insulating Material”，否则它不能计入爬电距离的计算。

更危险的是：劣质三防漆在高温下会碳化、开裂，形成导电碳化通道。我处理过一个案例：某充电桩控制板，在-40℃冷凝+85℃高温循环后，三防漆在Y电容焊盘边缘出现微裂纹，潮湿环境下，漏电流从裂纹处直接窜入次级，导致设备重启。最终解决方案不是换漆，而是在Y电容焊盘周围，用阻焊定义出一个宽度≥3mm的“洁净环”（Clean Zone），确保即使三防漆失效，漏电路径也必须绕行这个洁净环，从而保证足够的爬电距离。

4.4 “焊盘形状”影响巨大：圆焊盘 vs 方焊盘，差距可达0.5mm

这是连很多资深Layout工程师都忽略的细节。在测量电气间隙时，标准要求测量“导体最外沿”。对于圆形焊盘，最外沿是圆周；对于矩形焊盘，最外沿是四个角点。但在高频、高压场合，电场会集中在尖角处，导致实际击穿电压低于理论值。因此，UL标准建议：在高应力区域（如X2电容、MOV引脚），优先使用圆形或泪滴形焊盘，避免直角矩形焊盘。

实测数据：在相同面积（1.2mm²）下，圆形焊盘的实测击穿电压比矩形焊盘高12%。这意味着，如果你用矩形焊盘设计，为了达到同等可靠性，电气间隙必须额外增加0.3~0.5mm。而这个增量，在紧凑的LED驱动板上，往往意味着要牺牲一个电解电容的位置，或者加厚板厚——成本立刻上升。

我的做法是：在AD的封装库中，为所有安规关键器件（X/Y电容、保险丝、MOV）创建专用封装，其焊盘统一为圆形，直径根据电流和安规要求精确计算（例如，X2电容10mm²焊盘，对应直径3.57mm）。并在公司设计规范中明文规定：“安规关键节点焊盘，禁止使用直角矩形”。

5. 从“能过认证”到“一次过认证”：华为、台达、PI的实战设计心法

当你的设计已经满足基本安规要求，下一步就是追求“一次过认证”，避免反复整改带来的成本和时间损失。这需要超越标准条文，理解认证机构的审查逻辑和常见扣分点。我整理了华为、台达、Power Integrations（PI）三家头部企业在内部设计规范中，关于电气间隙与爬电距离的“超标准”实践，这些不是强制要求，但却是行业公认的“黄金经验值”。

5.1 华为的“双余量法则”：电气间隙+0.5mm，爬电距离+1.0mm

华为在其《电源模块安规设计指南》中明确提出：所有安规关键距离，必须在标准最小值基础上，增加固定余量。理由很实在：PCB制造公差（±0.075mm）、蚀刻侧蚀（0.05~0.1mm）、阻焊偏移（0.05~0.1mm）、人工测量误差（0.05mm），叠加起来，保守估计有0.3mm的不确定性。加上0.5mm余量，是为了覆盖所有变量，确保100%量产批次都能通过抽检。

更重要的是，这个余量不是“随便加”，而是有明确的加法逻辑：

• 电气间隙余量：加在“空气路径”上，即增大铜皮间距；
• 爬电距离余量：加在“表面路径”上，即通过开槽、加阻焊、调整器件布局来实现。

例如，标准要求LN间爬电距离4.0mm，华为设计会做到5.0mm。但这5.0mm不是靠单纯拉远两个焊盘，而是：在L/N之间开一条1.2mm宽的槽（贡献1.2mm），再将X2电容旋转90度，使其长边平行于槽（减少表面路径），最后在槽两侧各加宽0.3mm阻焊开窗——三者叠加，轻松达标。

5.2 台达的“污染等级动态评估法”：不默认“污染等级2”

绝大多数设计，默认采用“污染等级2”（室内清洁环境）。但台达在评估一款户外LED路灯驱动器时，主动将污染等级提升至“等级3”（存在导电性尘埃、雨雪、凝露）。这意味着，同样的311V峰值，其最小爬电距离从4.0mm提升至6.0mm。

他们的评估流程是：实地采集产品安装环境的空气样本，分析PM2.5、盐分、硫化物含量，并结合IP防护等级（IP65），综合判定污染等级。这个过程耗时2周，但换来的是：产品在海南沿海、西北风沙地区，三年失效率低于0.1%，远低于行业平均的2%。而那些按等级2设计的产品，在同样环境下，一年内就出现多起因爬电距离不足导致的闪络故障。

启示在于：不要把“污染等级”当成一个固定参数。它是对产品真实服役环境的建模。如果你的设计面向严苛环境，主动提高等级，反而能降低长期维护成本。

5.3 PI的“Y电容布局铁律”：焊盘中心距≥8.0mm，且必须跨槽

Power Integrations作为反激控制器巨头，其参考设计（如DER系列）对Y电容的布局有近乎苛刻的要求。他们规定：Y1电容的两个焊盘，其中心距必须≥8.0mm，且两个焊盘必须分别位于一条宽度≥1.5mm的开槽两侧。理由是：Y电容是跨接基本绝缘的器件，其失效模式是“短路”，一旦短路，初级高压直接加到次级，后果严重。因此，必须用物理隔离（开槽）+电气隔离（足够间距）双重保险。

更关键的是，PI要求Y电容焊盘不能有任何其他走线穿越开槽，包括地线、信号线。因为任何穿越的走线，都会在槽内形成“桥接”，使开槽失效。我在帮一家客户改版时，发现他们为了节省空间，把一条次级反馈线从Y电容开槽上方飞过——这根线虽然覆铜很细，但在安规审查中，被认定为“降低了隔离屏障的有效性”，必须重新布线。

这些心法，没有写在任何公开标准里，但它们是头部企业用无数失败案例换来的“血泪经验”。它们的价值，不在于让你“多加几毫米”，而在于帮你建立起一种以失效模式为导向的设计思维：不是“这个距离够不够”，而是“如果这个距离失效了，系统会怎样？有没有第二道防线？”——这才是真正专业的安规设计。

6. 工具链协同：从原理图到Gerber，如何让安规检查贯穿全流程

安规距离问题，很少是Layout阶段才暴露的。它往往源于上游环节的疏忽：原理图里没标清电压等级、器件选型时忽略了封装尺寸、甚至采购的板材CTI值不达标。因此，构建一个贯穿设计全流程的安规检查链，比任何单点优化都重要。我推荐一套经过多个量产项目验证的“四阶检查法”。

6.1 阶段一：原理图阶段——用“电压标签”替代“网络名”

在AD/Allegro中，不要只给网络起名如“AC_IN_L”、“AC_IN_N”。必须在每个网络旁，添加一个不可见的“电压标签”（Voltage Tag），格式为：V=220AC_PEAK=311。这个标签不参与电气连接，但会被下游工具读取，用于自动生成安规检查规则。

为什么？因为DRC规则需要知道“这个网络的峰值电压是多少”。如果只靠网络名，软件无法智能判断。而人工标注，确保了信息源头的准确性。我曾见过一个项目，原理图里把“HV_DC_BUS”标为400V，但实际是PFC输出，峰值为565V（400V×√2）。Layout工程师按400V设计，结果安规测试时，HV_DC_BUS到GND的间隙被击穿。

6.2 阶段二：器件封装阶段——建立“安规属性库”

在封装库中，为每个器件添加自定义属性：

• CLEARANCE_MIN：该器件引脚间所需的最小电气间隙（mm）
• CREEPAGE_MIN：该器件引脚间所需的最小爬电距离（mm）
• CTI_VALUE：该器件本体材料的CTI值（如光耦本体CTI=600）

当放置器件时，EDA工具（如AD的Vault或Allegro的Component Manager）会自动读取这些属性，并与当前PCB的电压等级、污染等级进行匹配。如果不匹配，弹出警告。例如，当你把一个CTI=400的光耦，放在需要CTI≥600的隔离区，工具会提示：“器件CTI值不足，可能影响爬电距离”。

6.3 阶段三：Layout阶段——用“安规Room”驱动DRC

如前所述，用Room功能框选高危区域。但进阶用法是：将Room与电压标签关联。例如，创建一个名为“AC_INPUT_311V”的Room，其属性中绑定V_PEAK=311。当DRC检查时，该Room内的所有规则，自动应用311V对应的安规距离。这样，即使你复制粘贴了一个模块，只要Room属性正确，DRC就会用正确的数值检查，杜绝“复制错电压等级”的低级错误。

6.4 阶段四：Gerber输出阶段——生成“安规检查报告”

在输出Gerber前，运行一个定制脚本（AD可用VBScript，Allegro可用Skill语言），自动执行：

• 提取所有高危网络对（如LN、Pri_GND-Sec_GND）；
• 计算每对网络在Top/Bottom层的最小铜皮间距；
• 识别所有开槽，并计算其有效宽度和长度；
• 输出一份HTML报告，包含：网络对、实测最小距离、标准要求值、是否达标、超标/不足量、对应Gerber坐标。

这份报告，就是你提交给安规实验室的“自检凭证”。它比口头承诺有力得多。实验室工程师看到你连坐标都标好了，第一印象就是“这团队专业”，审查过程也会更顺畅。

这套工具链，不是要你写代码，而是利用现有EDA工具的扩展能力。它的核心思想是：把安规要求，从“人脑记忆”变成“机器可执行的规则”。当规则固化在流程里，人为失误的概率就降到了最低。我服务过的客户中，实施这套流程后，安规一次通过率从62%提升到94%，平均整改轮次从2.7次降到0.8次。

7. 最后的实操清单：打样前必须完成的10件事

说了这么多原理、标准、陷阱和工具，最后给你一份可以直接打印出来、贴在显示器边上的《安规距离打样前核对清单》。这不是理论，是我在上百个项目中，总结出的、能真正避免返工的10个动作。每做完一项，就在后面打个勾。

1. [ ]确认输入电压峰值：不是标称220V，而是220V×√2=311V（AC）或400V（DC Bus），并写在原理图电压标签里。
2. [ ]圈出所有高危区域：L/N端子、X2/Y电容、变压器引脚、光耦、MOV、高压MOSFET漏极，用红笔在Gerber上标记。
3. [ ]测量电气间隙：用游标卡尺，对每个高危区域，测量裸露铜皮最外沿的直线距离，记录实测值，对比标准值，余量≥0.5mm。
4. [ ]测量爬电距离：用棉线+直尺，沿PCB表面最短路径测量，特别注意阻焊覆盖区、开槽边缘、器件本体下方，余量≥1.0mm。
5. [ ]验证开槽：检查开槽宽度≥1.0mm、无铜残留、无阻焊覆盖、两端延伸至板边或另一屏障，用纸条测试通畅性。
6. [ ]检查焊盘形状：X/Y电容、MOV、保险丝焊盘，是否为圆形或泪滴形，无直角矩形。
7. [ ]确认阻焊覆盖：高危路径上，是否有意外的阻焊缺口？如有，必须修改Gerber，确保阻焊完整覆盖非必要裸铜。
8. [ ]核对板材CTI：向PCB厂索要FR-4板材的实测CTI报告，确认≥600，不接受“典型值”或“≥400”的模糊表述。
9. [ ]检查Y电容布局：两个焊盘是否跨槽？中心距是否≥8.0mm？槽宽是否≥1.5mm？槽上是否有任何走线穿越？
10. [ ]生成安规检查报告：运行脚本，输出HTML报告，包含所有高危点的实测距离、标准值、坐标，存档备查。

这10件事，每一件都对应一个真实的翻车场景。第1项没做，会导致整个距离计算基础错误；第5项没做，开槽等于白开；第8项没做，CTI值不达标，爬电距离再大也没用。它们不需要高深技术，只需要你花30分钟，安静地、一项一项地核对。

我在深圳一家电源厂做顾问时，把这份清单做成A4海报，贴在每位Layout工程师的工位上。三个月后，他们安规整改费用下降了73%。不是因为他们变聪明了，而是因为把专业经验，转化成了可执行、可检查、可追溯的动作。

安规设计，从来不是炫技，而是敬畏。敬畏那0.2毫米的差距，敬畏那一次电弧的威力，敬畏客户交付 deadline 的压力。当你把电气间隙和爬电距离，从“标准里的一个数字”，变成“游标卡尺上的一个读数”、“棉线长度上的一个刻度”、“Gerber坐标里的一个标记”，你就真正掌握了PCB设计中最硬核的一课。