企业官网建设流程全解析

1. 项目概述与核心价值

在毫米波雷达、激光雷达这类实时信号处理系统中，我们开发者最头疼的就是如何在有限的功耗和算力下，既要保证算法的精度，又要满足严苛的实时性要求。传统的通用处理器（CPU）或数字信号处理器（DSP）在处理大规模FFT（快速傅里叶变换）和CFAR（恒虚警率）检测这类密集型运算时，常常会捉襟见肘，成为系统性能的瓶颈。

德州仪器（TI）在其雷达片上系统（SoC）中集成的雷达硬件加速器（Radar Hardware Accelerator），正是为了解决这一痛点而生的专用硬件模块。它不是一个简单的协处理器，而是一个高度定制化、可编程的流水线引擎，专门为雷达信号处理链中的核心算法进行了硬件级优化。今天，我们不谈那些宽泛的架构，而是深入到最核心的“计算单元”（Core Computational Unit），把里面三个最硬核、也最让工程师感到困惑的模块掰开揉碎了讲清楚：CFAR检测引擎、FFT拼接机制以及统计模块。

如果你正在基于TI的AWR或IWR系列芯片进行雷达开发，或者对高性能嵌入式信号处理硬件设计感兴趣，那么理解这三个模块的工作原理、配置细节和实战技巧，将直接决定你能否榨干硬件的最后一点性能，设计出响应更快、检测更准、功耗更低的雷达系统。它们分别解决了信号处理链中“目标检测”、“大点数频谱分析”和“数据特征提取”这三个关键环节的加速问题。接下来，我将结合手册中的技术细节和我自己在项目中的踩坑经验，带你彻底搞懂它们。

2. 核心计算单元架构与数据流总览

在深入每个模块之前，我们必须先建立起对核心计算单元整体数据流的宏观认识。这就像打仗前先看明白地图，知道兵力（数据）从哪里来，经过哪些关卡（处理模块），最终到哪里去。

整个核心计算单元是一个高度可配置的流水线。数据从输入格式化器（Input Formatter）流入，之后根据ACCEL_MODE寄存器的配置，选择两条主要路径之一：FFT引擎路径（ACCEL_MODE = 00b）或CFAR引擎路径（ACCEL_MODE = 01b）。这两条路径在硬件上是互斥的，同一时刻只能激活一条。

FFT引擎路径是处理的主干道，它又串联了三个关键子模块：

1. 预处理模块（Pre-Processing）：这是数据进入计算核心的第一站。它负责一些“粗加工”，比如利用可编程阈值对强干扰脉冲进行归零（Interference Zero-Out），或者进行复数乘法。这个复数乘法功能非常灵活，共有七种模式，包括频率搬移、慢速DFT计算、FFT拼接所需的旋转因子乘法、求模平方、标量乘法以及两种向量乘法模式。它就像是食材进入厨房后的清洗、切配环节。
2. 加窗与FFT模块（Windowing+FFT）：这是核心的“烹饪”环节。数据经过加窗（减少频谱泄漏）后，送入FFT引擎进行变换。需要注意的是，该FFT引擎原生支持的最大点数是1024点（复数）。这对于许多应用来说已经足够，但对于需要极高距离分辨率或速度分辨率的场景，1024点可能不够。
3. 对数幅度后处理与统计模块（Log-Magnitude Post-processing & Statistics）：这是“装盘和质检”环节。FFT输出的复数结果可以在这里被转换为幅度或对数幅度（常用于CFAR检测）。同时，统计模块会实时计算每个处理批次（iteration）中数据的最大值、最大值索引以及和值（或平均值）。这些统计结果既可以存入专用寄存器供CPU读取，也可以直接输出到内存。

CFAR引擎路径则是一条并行的“快速检测通道”。当ACCEL_MODE设置为01b时，输入数据直接绕过FFT引擎，送入CFAR检测器。这条路径也包含一个对数幅度预处理模块，用于将输入的复数数据转换为CFAR算法所需的实数值（幅度、幅度平方或对数幅度）。CFAR引擎内部实现了完整的CA、CAGO、CASO检测算法，并能输出检测到的峰值列表或原始的噪声平均值。

两条路径最终都汇入输出格式化器（Output Formatter），将处理结果写入加速器的本地内存（如ACCEL_MEM0/1/2）或通过DMA传输到系统主存（L3）。

理解这个数据流至关重要，因为它决定了你如何编排多个“参数集”（Parameter-Set）来形成一个完整的处理链。例如，你可以先用一个参数集做FFT和对数幅度计算，将结果暂存；再用另一个参数集（切换为CFAR模式）从内存中读取对数幅度结果进行峰值检测。这种灵活性是软件实现难以比拟的。

3. CFAR检测引擎：从原理到寄存器配置的实战解析

恒虚警率检测是雷达自动目标检测的基石。它的目标是在背景噪声功率未知且可能变化的情况下，保持一个恒定的虚警概率，从而可靠地检测出目标。TI的硬件加速器实现了最经典的单元平均CFAR及其变种。

3.1 CFAR-CA算法在硬件中的实现流程

硬件加速器实现的CFAR流程，可以形象地理解为一个滑动的“检测窗口”在数据序列上移动。对于窗口中心的每一个“待检测单元”，硬件自动执行以下步骤：

1. 参考窗选取：以待检测单元为中心，左右两侧分别忽略一定数量的“保护单元”（CFAR_GUARD_INT）。保护单元之外，再各选取一定数量的“参考单元”用于估计背景噪声。左右参考单元的数量分别由CFAR_AVG_LEFT和CFAR_AVG_RIGHT寄存器控制，实际用于平均的样本数是寄存器值的两倍。例如，设置为16，则每侧使用32个样本。
2. 噪声估计：对左右两侧参考单元内的样本值（可能是幅度、幅度平方或对数幅度）分别求和。然后根据CFAR_CA_MODE的配置，决定如何利用这两个和值：
   • 00b (CFAR-CA)：将左右两侧的和值相加，共同估计噪声。
   • 01b (CFAR-CAGO)：取左右两侧和值中的较大者作为噪声估计。这在多目标或杂波边缘环境下有助于避免漏警。
   • 10b (CFAR-CASO)：取左右两侧和值中的较小者作为噪声估计。这在均匀杂波背景中能获得更好的检测性能。
3. 求平均与阈值计算：将上一步得到的噪声和值，右移CFAR_NOISE_DIV指定的位数（即除以2^N），得到“平均噪声水平”。这个设计很巧妙，用简单的移位代替了除法器，节省了硬件资源。然后用这个平均噪声水平乘以（线性模式）或加上（对数模式）一个由CFAR_THRESH寄存器设定的缩放因子，得到最终的检测阈值。
4. 判决与输出：比较待检测单元的值与阈值。如果大于阈值，则判定为潜在目标点（峰值）。根据CFAR_OUT_MODE的配置，结果可以有两种输出方式：
   • 检测峰值列表模式：只输出那些超过阈值的点的索引和值（可以是噪声平均值或单元值本身）。索引由迭代号（高12位）和样本号（低12位）组成，共24位。FFTPEAKCNT寄存器会实时记录检测到的峰值数量，告诉CPU该读取多少个结果。
   • 原始输出模式：输出每一个待检测单元对应的噪声平均值和单元值（或二值化的检测标志）。这种方式会输出所有单元的结果，数据量较大，但便于后续进行更复杂的软件端处理。

3.2 关键配置详解与避坑指南

手册中的寄存器描述已经比较详细，但结合实战，有几个细节必须格外注意：

输入模式与预处理选择 (CFAR_INP_MODE,CFAR_ABS_MODE,CFAR_LOG_MODE)这是最容易配置出错的地方。这三个寄存器共同决定了输入数据的格式和算法模式。

• 场景一：输入已是实数值（如FFT后的对数幅度结果）如果你想直接对已经计算好的对数幅度数据进行CFAR检测，配置应为：CFAR_INP_MODE = 1(输入为实数)，CFAR_ABS_MODE = 00(无关，因为输入已是实数)，CFAR_LOG_MODE = 1(启用对数CFAR模式，阈值做加法)。 此时，CFAR_THRESH寄存器被解释为7.11格式的定点数（7位整数，11位小数）。假设你根据虚警概率公式计算出的阈值为T（单位为dB），那么寄存器值应设置为round(T * 2^11)。例如，阈值T = 6.5 dB，则寄存器值= round(6.5 * 2048) = round(13312) = 13312 (0x3400)。

• 场景二：输入为复数，需在CFAR引擎内计算对数幅度如果你想对原始的复数FFT结果直接进行对数CFAR检测，配置应为：CFAR_INP_MODE = 0(输入为复数)，CFAR_ABS_MODE = 11(启用对数幅度计算)，CFAR_LOG_MODE = 1(对数CFAR模式)。 硬件内部会先使用JPL近似算法计算复数幅度，再通过查找表计算log2，最后再进行CFAR检测。这里有一个关键点：硬件内部的对数幅度输出是定点数，其标度（Scaling）需要与你设定的CFAR_THRESH相匹配。TI的近似算法通常有一个固定的转换关系，你需要查阅更底层的文档或通过实验来确定CFAR_THRESH的实际物理意义（例如，多少寄存器值对应多少dB）。盲目设置阈值会导致检测性能严重偏离预期。

• 场景三：线性CFAR（使用幅度或幅度平方）对于线性CFAR，CFAR_LOG_MODE = 0。此时CFAR_THRESH被解释为14.4格式的定点数。假设你根据虚警概率和参考窗长度计算出的标称阈值因子为α，那么寄存器值应设置为round(α * 16)。因为.4表示4位小数，分辨率是1/16。例如，α = 2.5，则寄存器值= round(2.5 * 16) = 40 (0x28)。

避坑提示：务必在系统初始化阶段，通过注入已知幅度的测试信号，来校准CFAR_THRESH寄存器值与实际虚警率/检测概率的对应关系。纸上谈兵的计算往往因为硬件量化、近似算法等因素而产生偏差。

循环与非循环模式 (CFAR_CYCLIC)这是处理数据边界问题的关键。

• 非循环模式 (CFAR_CYCLIC = 0)：这是默认模式。在数据序列的开头和结尾，由于一侧的参考窗不足，硬件会自动只使用另一侧完整的参考窗进行噪声估计。例如，对于序列开头的点，只使用右侧参考窗。此时，为了保持CFAR损失一致，硬件内部会对单侧噪声和值进行补偿（例如乘以2），以模拟两侧平均的效果。这种模式适用于处理普通的线性数据，如一个 chirp 的FFT结果。

• 循环模式 (CFAR_CYCLIC = 1)：这种模式将数据序列视为一个环。对于边界点，不足的参考单元会从序列的另一端“借”数据。例如，对于序列的第一个点，其左侧参考单元由序列末尾的数据填充。这种模式特别适用于多普勒FFT（速度维）处理后的数据，因为多普勒频谱本身在理论上是周期性的（速度模糊）。启用循环模式能消除边界处的检测性能损失。配置循环模式是个技术活：你需要同时配置CFAR引擎和输入格式化器的相关寄存器。核心思想是让输入格式化器“重复发送”序列开头和末尾的一部分数据，以构造出一个虚拟的、可供CFAR引擎进行循环索引的扩展序列。具体需要设置CIRCIRSHIFT（循环起始偏移）和CIRCSHIFTWRAP（循环长度，必须是2的幂）。手册中的例子（256点数据，32个参考单元，3个保护单元）非常典型，建议作为模板使用。

4. FFT拼接：突破1024点限制的工程魔法

当你的应用需要2048点或4096点的大尺寸FFT来获取更高分辨率时，而硬件原生只支持到1024点，怎么办？FFT拼接技术就是答案。它不是简单地让FFT引擎算得更久，而是利用数学上的“分解-重组”原理，通过两次或多次小尺寸FFT的巧妙组合来实现大尺寸FFT。

4.1 FFT拼接的数学本质与硬件实现

以4096点FFT为例，其数学本质是利用了FFT的频域抽取或时域抽取思想。TI加速器采用的是类似频域抽取的方法，将一个N点FFT分解为若干个小FFT和一级“缝合”FFT。

第一步：分解与子FFT计算假设原始4096点复数序列为x[n]。我们不是直接计算X[k] = FFT{x[n]}，而是：

1. 将x[n]按每4个点抽取一次，得到4个子序列：
   • x0[m] = x[4m]
   • x1[m] = x[4m+1]
   • x2[m] = x[4m+2]
   • x3[m] = x[4m+3]，其中m = 0, 1, ..., 1023。
2. 分别计算这4个子序列的1024点FFT，得到X0[q],X1[q],X2[q],X3[q]，q = 0, 1, ..., 1023。 这一步在硬件上通过配置第一个参数集完成：设置FFTSIZE=10(1024点)，REG_BCNT=3(4次迭代)，并巧妙配置SRCAINDX和SRCBINDX来实现对原始内存的“跳跃式”读取。SRCAINDX=16意味着每次步进16字节（4个复数样本），正好跳过4个点；SRCBINDX=4意味着每次迭代的起始地址偏移4字节（1个复数样本），从而依次抓取x0,x1,x2,x3。

第二步：旋转因子乘法与缝合FFT根据FFT理论，最终的4096点FFT结果X[k]可以通过X0[q],X1[q],X2[q],X3[q]组合得到，但组合前每个Xi[q]需要乘以一个特定的复数旋转因子W_{4096}^{i*q}。这正是预处理模块中复数乘法器的FFT拼接模式(CMULT_MODE = 011b) 所做的事情。TWIDINCR寄存器的低两位用于选择2K或4K拼接模式。 完成旋转因子乘法后，对于每一个频率索引q，我们得到了一个4点的序列[X0'[q], X1'[q], X2'[q], X3'[q]]。对这个4点序列再做一次FFT，就得到了最终4096点FFT结果中频率索引为k = q + 0*1024,k = q + 1*1024,k = q + 2*1024,k = q + 3*1024的四个点。 这一步由第二个参数集完成：设置FFTSIZE=2(4点FFT)，CMULT_MODE=3，TWIDINCR=1(4K模式)，REG_BCNT=1023(执行1024次4点FFT)。通过精心设置DSTAINDX和DSTBINDX，可以将这1024组4点FFT的输出，以正确的顺序写回内存，最终得到线性排列的4096点FFT结果。

4.2 加窗处理的特殊考量

在大尺寸FFT中，加窗同样重要。但Window RAM只能存储1024个系数。对于4096点FFT，我们需要4096个窗系数。硬件提供了线性插值功能来解决这个问题。

1. 系数存储：你只需要将4096点窗函数每隔4点抽取一个，得到1024个系数，存入Window RAM。
2. 插值使能：在第一个参数集（计算4个1024点FFT）中，设置WINDOW_INTERP_FRACTION = 01b(对于4K FFT)。
3. 硬件自动插值：硬件在执行4次迭代时，会自动为每次迭代生成不同的窗系数：
   • 迭代0：直接使用Window RAM中的系数C[m]。
   • 迭代1：使用0.75*C[m] + 0.25*C[m+1]的插值结果。
   • 迭代2：使用0.5*C[m] + 0.5*C[m+1]的插值结果。
   • 迭代3：使用0.25*C[m] + 0.75*C[m+1]的插值结果。 这样就近似得到了完整的4096点窗函数。需要注意的是，启用窗系数插值后，对称窗模式 (WINSYMM=1) 将不可用，因为插值破坏了系数的对称性。

实操心得：FFT拼接会引入额外的计算开销和延迟，因为它需要两个参数集顺序执行。在系统设计时，务必评估4096点FFT带来的分辨率提升，是否值得付出这些代价。对于许多汽车雷达应用，1024点FFT已经足够，盲目追求大点数可能会得不偿失。此外，拼接过程涉及复杂的内存访问模式，务必仔细核对SRCAINDX、SRCBINDX、DSTAINDX、DSTBINDX这些寄存器的值，一个算错就会导致全盘数据错乱。建议先用一个已知的简单信号（如单频正弦波）进行验证。

5. 统计模块：不止于求和与最大值的智慧

统计模块位于FFT引擎路径的末端，看似简单，只能计算和值与最大值，但其在系统优化和高级算法实现中扮演着“瑞士军刀”般的角色。

5.1 核心功能与输出模式

统计模块主要提供两种统计量：

• 最大值统计：记录每个处理迭代中，输出数据的最大值及其索引。当使能了对数幅度计算时，这直接就是该次迭代（例如一个chirp的FFT结果）中的最强峰值及其位置，对于快速寻找潜在目标非常有用。
• 和值统计：记录每个处理迭代中，输出数据的和（对于复数数据，是I、Q分别求和）。这个功能更为强大。

数据的输出有三种模式，由FFT_OUTPUT_MODE控制：

• 00b：默认模式。FFT或对数幅度等主处理结果正常输出到内存。
• 10b：最大值统计模式。每个迭代只输出一个最大值和其索引。
• 11b：和值统计模式。每个迭代只输出I、Q的和值。

关键点：当迭代次数（由REG_BCNT控制）大于4时，统计模块内部的4组寄存器 (MAXn_VALUE,MAXn_INDEX,ISUMn,QSUMn) 就不够用了。此时，必须使用统计输出模式（10b或11b），将每个迭代的统计结果直接输出到目的地内存，才能获取完整的统计信息。

5.2 高级应用场景：实现慢速DFT与相关运算

统计模块的真正威力在于与预处理模块中的复数乘法器联动。

场景一：实现高分辨率DFT（频率精估）FFT引擎提供的是整数倍频率分辨率的频谱。如果我们怀疑目标峰值落在两个FFT频点之间，需要更精确的频率估计，就需要在峰值附近进行局部DFT插值。这时可以：

1. 设置CMULT_MODE = 010b(频率搬移+自动递增模式，即慢速DFT模式)。
2. 配置输入格式化器，将同一段时域数据重复发送N次（N为需要计算的DFT点数）。
3. 在每次迭代中，复数乘法器会对数据乘以一个不同频率的旋转因子（频率由TWIDINCR起始，按FFTSIZE决定的步进自动递增）。
4. 启用统计模块的和值输出模式 (FFT_OUTPUT_MODE = 11b)。
5. 统计模块会对每次迭代中旋转后的所有数据点进行累加（即实现DFT公式中的求和操作）。 最终，输出内存中得到的N个复数，就是原始数据在N个精确频率点上的DFT结果。这就是利用硬件加速器实现“Goertzel”算法或局部频谱细化的硬件加速版本，比用软件循环计算快得多。

场景二：实现向量点积（相关运算）复数乘法器的向量乘法模式 (CMULT_MODE = 110b或111b) 可以将输入流与预存在内部RAM中的另一个向量进行逐元素相乘。如果再结合统计模块的和值功能，就能在硬件中一次性完成两个向量的点积运算。

1. 将参考向量（例如，一个匹配滤波器的系数）通过DMA预先加载到加速器的内部RAM中（注意使用STG1LUTSELWR寄存器切换访问对象）。
2. 配置CMULT_MODE = 110b(向量乘法模式1，每次迭代后地址复位)。
3. 输入格式化器将待处理的信号向量送入核心。
4. 启用统计模块的和值输出模式。
5. 硬件会在一次迭代内完成所有对应元素的乘加运算，并输出最终的点积结果（一个复数）。这对于实现脉冲压缩、数字波束成形中的权重求和等算法是极佳的硬件加速。

注意事项：用于向量乘法的内部RAM与执行1024点FFT时使用的RAM是同一块。这意味着，如果你先做了向量乘法，紧接着又要做1024点FFT，那么FFT运算会覆盖掉RAM中的向量系数。你必须在使用FFT前，重新加载系数。因此，在算法流程设计上，要避免这种需要频繁重载系数的场景，或者将FFT尺寸控制在512点及以下（使用不同的RAM）。

6. 核心模块的联合应用与性能调优思路

单独理解每个模块是基础，但真正的功力体现在如何将它们串联起来，构建一个高效、完整的处理链。这里分享几个实战中的设计思路和调优经验。

思路一：级联处理与内存管理一个典型的雷达处理链可能是：ADC数据 -> 干扰抑制（预处理模块） -> 2K FFT（FFT拼接） -> 对数幅度计算 -> CFAR检测。这需要至少3个参数集。

1. 参数集0：ACCEL_MODE=00b。启用预处理干扰归零，配置复数乘法器为FFT拼接模式，执行第一步（两个1024点FFT），结果写入ACCEL_MEM2。
2. 参数集1：ACCEL_MODE=00b。从ACCEL_MEM2读取数据，执行第二步（1024个2点FFT？这里应为1024个2点FFT的缝合步骤，对于2K FFT，第二步是2点FFT），并启用对数幅度计算，结果写入ACCEL_MEM0。
3. 参数集2：ACCEL_MODE=01b。从ACCEL_MEM0读取对数幅度数据，配置CFAR引擎进行峰值检测，输出峰值列表到ACCEL_MEM1。 关键是要规划好ACCEL_MEM0/1/2这三个128位宽本地内存的使用，避免读写冲突。通常采用“乒乓”操作：一个参数集写MEM0，下一个就读MEM0并写MEM1，如此循环。

思路二：利用统计模块进行系统健康监测你可以在正常的FFT处理参数集中，偶尔插入一个“诊断”参数集。这个参数集将FFT_OUTPUT_MODE设置为最大值统计模式，并让输入格式化器读取一段已知的、无目标的静态背景数据（或测试信号）。通过分析统计模块输出的噪声基底最大值和平均值，可以在线监测接收链路的增益变化、噪声水平波动，甚至实现自动增益控制（AGC）的辅助决策。这是一种低开销的系统健康管理手段。

性能调优核心：寄存器配置与数据流硬件加速器的性能瓶颈往往不在计算本身，而在数据搬运和配置开销。

1. 最大化连续访问：尽量让SRCAINDX、DSTAINDX等于4（16位实/虚部）或8（32位实/虚部），让SRCBINDX、DSTBINDX等于单个迭代数据块的大小，这样可以保证内存访问是连续、高效的，充分利用128位宽内存总线的带宽。
2. 减少参数集切换：每次切换参数集都有小的延迟。如果可能，尽量在一个参数集内通过设置REG_BCNT来完成多次相同的操作（如对多个RX天线的数据做相同的FFT），而不是为每个天线配置一个独立的参数集。
3. 巧用“内联”与“批处理”：对于每个chirp都需进行的FFT（距离维FFT），使用加速器的内联模式（FFT1DEN=1）可以让ADC数据直接进入加速器处理，省去DMA搬运。对于跨chirp的FFT（多普勒维FFT），由于数据已存储在L3内存，则使用批处理模式，通过DMA批量搬入加速器处理。混合使用这两种模式，可以最大化数据吞吐率。

7. 常见问题排查与调试技巧实录

即使理解了所有原理，在实际调试中依然会遇到各种问题。下面是我在项目中总结的一些典型问题及其排查思路。

问题1：CFAR检测不到已知强度的目标信号。

• 检查清单：
  1. 输入数据格式：确认CFAR_INP_MODE、CFAR_ABS_MODE、CFAR_LOG_MODE的设置与输入数据的物理意义（线性幅度、功率、对数幅度）完全匹配。这是最高频的错误来源。
  2. 阈值因子CFAR_THRESH：确认寄存器值的格式（14.4 或 7.11）和计算是否正确。最可靠的方法是做校准：输入一个纯噪声序列，逐步提高阈值，直到CFAR输出峰值列表为空，记录此时的阈值寄存器值，这个值就对应了你的系统在当前配置下的噪声基底。目标阈值应在此基础上增加。
  3. 参考窗与保护单元：检查CFAR_AVG_LEFT/RIGHT和CFAR_GUARD_INT。如果目标较宽（占多个距离单元），保护单元设置过小，会导致目标能量“污染”参考窗，拉高噪声估计，从而淹没目标本身。
  4. 数据饱和：检查FFT输出或对数幅度计算后的数据是否发生了饱和（例如，超过24位有符号数的表示范围）。饱和会导致信号失真，影响CFAR检测。

问题2：FFT拼接后的频谱出现错误或镜像。

• 检查清单：
  1. 内存索引寄存器：这是重中之重。反复核对两个参数集中的SRCAINDX、SRCBINDX、DSTAINDX、DSTBINDX。一个常见的错误是搞混了“字节偏移”和“样本偏移”。寄存器值代表的是字节地址的偏移量。一个复数样本（16位I+16位Q）占4字节，一个复数样本（32位I+32位Q）占8字节。
  2. 旋转因子模式TWIDINCR：确认在第二步的参数集中，CMULT_MODE=3(FFT拼接)，且TWIDINCR的低2位正确设置（00b for 2K, 01b for 4K）。
  3. 窗系数插值：如果使用了加窗，确认WINDOW_INTERP_FRACTION设置正确，并且Window RAM中加载的是抽取后的窗系数。可以先用矩形窗（所有系数为1）测试，排除窗函数的影响。
  4. 数据顺序：用一组已知的、频谱简单的测试数据（如单频信号）进行验证。观察拼接后的频谱峰值是否出现在正确的频率bin上。

问题3：统计模块输出的和值或最大值明显不合理。

• 检查清单：
  1. 输出模式FFT_OUTPUT_MODE：确认当前参数集确实配置为统计输出模式（10b或11b）。在默认模式（00b）下，统计结果只会更新内部寄存器，不会输出到内存。
  2. 目的地内存配置：在统计输出模式下，DSTACNT、DSTAINDX等寄存器虽然手册说可以设成固定值，但为了安全起见，建议按手册推荐设置：DSTACNT=4095，DSTAINDX=DSTBINDX=8，DST16b32b=1，DSTREAL=0。这确保了每个迭代的统计结果（一个复数，I和Q各24位）能按32位对齐连续写入内存。
  3. 和值缩放FFTSUMDIV：当使用和值统计模式时，内部36位的累加和需要右移FFTSUMDIV位后，才变成24位输出。如果FFTSUMDIV设置过小，输出会饱和；设置过大，输出精度会损失。需要根据输入数据的动态范围和迭代次数（累加次数）来估算一个合适的值。例如，输入数据是16位，1024次累加，理论最大增长10位，那么FFTSUMDIV至少需要设置为10，才能保证36位累加器不溢出。通常可以设置得稍大一些，比如12，牺牲一点LSB精度来确保安全。

问题4：系统吞吐率达不到理论值。

• 检查清单：
  1. 内存带宽：使用TI的SysBIOS或Linux下的性能分析工具，查看DMA传输是否占用了过多总线带宽，与加速器计算产生了竞争。优化DMA传输的突发长度和优先级。
  2. 加速器空闲：在连续处理流数据时，确保参数集链配置正确，使得当前参数集处理完成后能立即启动下一个，没有等待时间。检查参数集触发模式是自动链式还是软件触发。
  3. 数据依赖：如果后续处理（如CFAR）必须等待前序处理（如FFT）全部完成才能开始，就会产生气泡。考虑使用双缓冲甚至三缓冲机制，让FFT处理下一帧数据时，CFAR处理上一帧数据，实现流水线并行。

调试这类硬件加速器，最强大的工具往往是“最小化可复现测试案例”。不要一开始就在完整的雷达信号链上调试。先写一个最简单的测试程序：在内存中构造一个已知的、幅度可控的单频复数信号，然后配置加速器进行FFT->对数幅度->CFAR检测。观察每一步输出的内存数据，与你在MATLAB或Python中计算的黄金参考值进行比对。一旦这个简单链路通了，再逐步增加复杂度（如加窗、多迭代、拼接等），这样能最快地定位问题所在。