企业官网建设流程全解析

1. 项目概述与PHY寄存器核心价值

搞嵌入式网络开发，尤其是用到以太网接口，PHY芯片的配置绝对是个绕不开的坎。很多工程师习惯直接用厂商的驱动库，配置几个基础参数就完事，对PHY内部那一大堆寄存器往往敬而远之。但当你遇到一些“玄学”问题，比如链路时断时续、在特定交换机下协商失败、或者功耗总是下不去时，深入理解并配置这些寄存器就成了解决问题的关键。这就像修车，会用扳手拧螺丝是基础，但懂发动机原理才能解决疑难杂症。

以太网物理层（PHY）芯片，本质上是一个复杂的数模混合信号系统。它一头通过MII/RMII/GMII等数字接口与MAC（媒体访问控制器）对话，另一头则通过模拟电路驱动网线。我们通过MDIO（Management Data Input/Output）接口去读写的那几十上百个寄存器，就是控制这个“翻译官”行为的总开关。它们决定了PHY以何种速率工作、如何检测和处理错误、怎样管理功耗，甚至如何点亮一个状态LED。

本文将以德州仪器（TI）Tiva™系列微控制器（如TM4C129x）内置的以太网控制器及其PHY为例，深入剖析几个关键但常被忽略的配置寄存器。我们不会面面俱到地罗列所有寄存器，而是聚焦于那些能解决实际工程问题、实现性能优化和功能定制的核心寄存器组，特别是EPHYCFG3（快速链路断开）、EPHYREGCTL/EPHYADDAR（扩展寄存器访问）、EPHYSTS（状态监控）、EPHYSCR（特定控制与中断）以及EPHYCTL（MDI/MDIX控制）。我会结合手册说明和实际调试经验，告诉你每个比特位背后的物理意义，以及动它之前需要想清楚什么。无论你是在设计工业设备、物联网网关还是消费电子，希望这篇近万字的“寄存器食用指南”能让你下次再面对PHY时，心里更有底。

2. 核心寄存器功能深度解析与设计逻辑

在开始逐比特位分析之前，我们需要建立一个顶层视角。PHY的寄存器地图通常分为几大功能区：基础控制与状态（BMCR/BMSR）、自协商（ANA/ANLPAR）、特定功能控制（如本文重点）、以及扩展寄存器集。TI的这款PHY，将许多高级功能放在了“Manufacturer Specific”寄存器区域，也就是地址偏移0x10-0x1F（对应MR16-MR31）以及通过间接访问机制才能触及的更深层寄存器。

为什么厂商要设计这么多寄存器？根本原因在于应用场景的多样性。一个用在恒温恒湿机房交换机里的PHY，和一个用在野外太阳能供电的物联网终端里的PHY，其优化目标天差地别。前者追求极致的稳定性和低延迟，后者则对功耗和链路可靠性（在恶劣线路条件下）极为敏感。这些寄存器就是为满足这种差异化需求而生的“旋钮”。

2.1 EPHYCFG3 (MR11): 链路可靠性的“精密手术刀”

地址0x00B的EPHYCFG3寄存器，是进行PHY行为微调的第一个关键入口。它主要包含两大功能：MDI/MDIX端口极性控制和快速链路断开（Fast Link Down）机制。系统处理器在上电复位（POR）后，需要根据实际硬件设计和应用需求来配置它。只有当配置完成后，EPHYCFG1寄存器中的DONE位才会被置位，标志着PHY初始化流程的结束。

MDI/MDIX交换（MDIMDIXS, Bit 6）与极性交换（POLSWAP, Bit 7）这是最常被用到的功能。MDI（Media Dependent Interface）和MDI-X（MDI Crossover）定义了网口上发送（TX）和接收（RX）线对的位置。直连设备（如电脑连交换机）需要使用交叉线序，而现代设备普遍支持Auto-MDIX来自动纠正线序。但有些时候，我们需要手动强制。

• MDIMDIXS (Bit 6): 置1时，交换TX和RX线对。即原本用于发送的线对改为接收，反之亦然。这常用于端口镜像（Port Mirroring）或某些特殊的硬件连接拓扑。
• POLSWAP (Bit 7): 置1时，反转TX或RX线对内两根双绞线的极性。这用于纠正因布线错误导致的极性反接。

实操心得：何时需要手动配置？Auto-MDIX并非万能。在以下情况，你可能需要手动设置这两个位：

1. 连接非标准设备：某些老旧的工业设备或专用网络设备可能不支持Auto-MDIX。
2. 硬件设计固定：如果你的板卡网口变压器设计成了固定的MDI或MDI-X模式（通过硬件跳线），那么软件配置必须与之匹配。
3. 调试与诊断：强制设置为某种模式，可以排除自协商过程中的不确定因素，用于问题定位。
4. 启用端口镜像：如手册所述，同时将Bit 6和Bit 7置1，可以启用端口镜像功能。这是一个硬件特性，允许将一个端口的流量复制到另一个端口用于监控，对于网络调试和分析非常有用。

快速链路断开（FLDWNM, Bits [4:0]）这是EPHYCFG3寄存器最强大的功能，也是提升链路鲁棒性的关键。它允许你配置PHY在检测到多种物理层异常时，主动且快速地断开链路，而不是等待上层协议（如TCP）超时。这能极大缩短故障检测和恢复时间，对于需要高可用性的系统至关重要。它是一个按位或（OR）操作，可以同时启用多个条件：

工程实践：如何配置FLDWNM？配置取决于你的应用环境。对于一个环境恶劣的工厂车间设备，我可能会启用所有位（FLDWNM = 0x1F），以求最快速度感知任何链路劣化并触发重启或告警。对于一个稳定的数据中心服务器，可能只启用Bit 0（能量丢失）就够了，避免因短暂的电磁噪声导致不必要的链路抖动。关键是要理解，快速断开链路后，PHY会重新进入自协商流程。频繁的断开-重连本身也会影响可用性。因此，在噪声环境中，可能需要适当调整阈值或结合软件去抖算法。

2.2 EPHYREGCTL/EPHYADDAR (MR13/MR14): 通往扩展世界的“钥匙”

很多PHY的高级功能（如电缆诊断、DSP系数调整、更详细的错误统计等）都藏在扩展寄存器集中。TI的这款PHY使用符合IEEE 802.3 Clause 45的MMD（MDIO Manageable Device）间接寻址机制来访问它们。EPHYREGCTL（地址0x00D）和EPHYADDAR（地址0x00E）就是操作这个机制的“钥匙孔”和“数据通道”。

• EPHYREGCTL[15:14] (FUNC): 功能选择位。它定义了访问EPHYADDAR寄存器时的行为模式，是理解间接寻址的关键。

  • 00b (Address): 向EPHYADDAR写入的值，会被存入一个内部的“地址指针”寄存器。这是访问任何扩展寄存器的第一步，你必须先告诉PHY你想操作哪个扩展寄存器。
  • 01b (Data, no post-increment): 对EPHYADDAR的读��，操作的是上一步“地址指针”所指向的扩展寄存器。操作完成后，地址指针不变。适用于单次读写某个固定寄存器。
  • 10b (Data, post-increment on read and write): 对EPHYADDAR的读写，操作当前地址指针指向的寄存器。无论读写，操作完成后地址指针自动加1。这非常适合连续读取或写入一片连续的扩展寄存器空间，能极大简化程序逻辑。
  • 11b (Data, post-increment on write only): 仅在进行写操作时，地址指针在操作完成后自动加1；读操作则不影响指针。这种模式较少见，可能在特定初始化序列中有用。

• EPHYREGCTL[4:0] (DEVAD): 设备地址。在Clause 45中，不同功能的寄存器组被划分到不同的“设备”中。对于这款PHY的厂商自定义扩展寄存器，必须写入0x1F（即所有位为1）。写入其他值，PHY将忽略后续对EPHYADDAR的访问。

访问流程示例（读取扩展寄存器0x1234的值）：

1. 设置EPHYREGCTL的FUNC字段为0x0（地址模式），DEVAD字段为0x1F。
2. 向EPHYADDAR写入目标扩展寄存器地址0x1234。此时，PHY内部地址指针指向0x1234。
3. 修改EPHYREGCTL的FUNC字段为0x1（数据模式，无后增）。
4. 读取EPHYADDAR，得到的就是扩展寄存器0x1234的值。

避坑指南：间接访问的时序与原子性

1. 操作顺序必须严格：必须先设地址，再切模式读数据。两个步骤之间不能插入其他MDIO操作。
2. 注意DEVAD值：务必确认你的PHY型号要求的DEVAD值。TI这款是0x1F，其他厂商可能是其他值，务必查阅对应数据手册。
3. 后增模式的妙用：如果你需要读取一片连续的诊断数据（比如多个通道的接收信号强度），使用后增模式（FUNC=0x2）可以让你用一个循环高效完成，无需反复设置地址指针。

2.3 EPHYSTS (MR16): 系统状态的“全景仪表盘”

地址0x010的EPHYSTS寄存器是一个只读的状态汇总寄存器。它把PHY内部多个关键状态信息集中到了一起，方便软件快速轮询，而无需分别读取多个标准寄存器。这对于实现高效的状态机或中断服务程序（ISR）非常有帮助。

我们来重点看几个工程中高频使用的状态位：

• LINK (Bit 0): 链路状态。这是最基础也是最重要的位。1表示链路已建立（无论10M/100M）。注意：这个位是EPHYBMSR寄存器中Link Status位的副本，但读取EPHYSTS不会清除它，而读取BMSR会。这给了你灵活性：可以用BMSR来清除状态变化事件，用EPHYSTS来持续监控。
• SPEED (Bit 1) 和 DUPLEX (Bit 2): 速率和双工状态。这两个位仅在自协商完成且链路有效时才准确。Bit 1为0表示100Mbps，为1表示10Mbps。Bit 2为0表示半双工，为1表示全双工。在驱动中，我们通常在这里读取当前连接的实际模式，并据此配置MAC层。
• MDIXM (Bit 14): MDI-X模式状态。这是一个只读状态位，反映了Auto-MDIX算法当前的实际连接状态。0表示正常MDI（直连），1表示已交换为MDI-X（交叉）。这个位动态变化，是诊断物理连接问题的好帮手。如果它和你预期的不同，可能意味着线缆有问题或对端设备异常。
• POLSTAT (Bit 12): 极性状态。指示是否检测到线对极性反接。这也是一个重要的诊断位。
• MIIREQ (Bit 7): MII中断请求。这是一个总中断标志位。当它为1时，表示PHY内部有中断事件发生。具体是什么事件，需要去读取EPHYMISR1和EPHYMISR2这两个中断状态寄存器来判定。这种设计是典型的中断控制器风格：一个总中断位搭配多个具体的中断源状态位。

调试技巧：利用EPHYSTS进行快速诊断当网络不通时，我第一个动作往往是读取EPHYSTS寄存器。一个简单的printf输出其十六进制值，就能立刻获得大量信息：

• 如果LINK=0，问题出在物理层（线缆、对端设备、PHY自身）。
• 如果LINK=1但SPEED/DUPLEX不是预期值（比如你期望100M全双工，但显示10M半双工），问题可能出在自协商过程或强制模式配置错误。
• 如果MDIXM位显示为交叉，但你用的是直通线且对端是PC，那可能暗示Auto-MDIX功能未启用或失效。
• 如果MIIREQ=1，则说明有内部事件（如错误计数过半）发生，需要进一步查看中断状态寄存器。

3. 高级功能配置与中断管理实战

理解了状态监控，下一步就是主动控制PHY的行为，并让它在特定事件发生时及时通知CPU。这就是EPHYSCR（特定控制）和EPHYMISR1/2（中断状态）寄存器发挥作用的地方。

3.1 EPHYSCR (MR17): 功耗管理与测试控制

地址0x011的EPHYSCR寄存器集成了几个看似不相关但都很实用的功能。

功耗管理（Bits [15:12]）对于电池供电的物联网设备，PHY的功耗至关重要。

• DISCLK (Bit 15): 内部时钟禁用。此位仅在PSMODE设置为IEEE Power Down模式时才有效。置1可以进一步关闭内部时钟电路，实现极低功耗。唤醒需要先清除此位，再退出Power Down模式。
• PSEN (Bit 14): 节能模式使能。这是进入任何低功耗模式的总开关。
• PSMODE (Bits [13:12]): 节能模式选择。
  • 00b: 正常模式。
  • 01b: IEEE标准节能模式。关闭大部分内部电路，仅保留SMI（MDIO）管理接口。功耗最低，但唤醒需要软件主动操作。
  • 10b: 主动睡眠模式。一种WOL（网络唤醒）模式。PHY会周期性（约1.4秒）发送NLP（Normal Link Pulse）来尝试唤醒链路对端。当检测到对端设备时自动唤醒。适用于需要快速恢复连接的场景。
  • 11b: 被动睡眠模式。另一种WOL模式，功耗比主动睡眠更低，仅保留SMI和能量检测功能。检测到对端信号后自动唤醒。

选择哪种模式？这取决于你的应用场景。如果设备长期休眠，只在特定时间由MCU定时唤醒检查网络，那么IEEE Power Down模式最省电。如果设备需要随时被网络上的报文唤醒（Wake-on-LAN），那么需要选择主动或被动睡眠模式，并确保MAC和上层驱动支持WOL功能。

其他实用功能

• COLFDM (Bit 4): 全双工模式碰撞使能。IEEE标准中，全双工模式下不应产生碰撞（Collision）。但在某些特殊的测试或调试场景（例如为了兼容某些古老的协议分析仪），可能需要启用此功能。正常应用务必保持为0（禁用）。
• TINT (Bit 2): 测试中断。置1会强制PHY产生一个中断信号。这个功能仅用于测试中断线路和CPU的中断服务程序是否正常工作，在产品代码中不应使用。
• INTEN (Bit 1): 中断总使能。这是PHY产生MII中断的总开关。即使EPHYMISR1/2中的具体事件使能位打开了，如果此位为0，PHY也不会拉低中断线。通常在上电初始化完成后，配置好具体中断源，最后将此位置1。

3.2 EPHYMISR1/2 (MR18/MR19): 精细化事件中断管理

地址0x012和0x013的这两个寄存器构成了PHY的中断管理系统。它们采用了经典的“状态-使能”双寄存器设计：高字节（Bits[15:8]）是状态标志位（Status），低字节（Bits[7:0]）是对应的中断使能位（Enable）。

EPHYMISR1 (MR18) 主要事件

• LINKSTAT (Bit 13) / LINKSTATEN (Bit 5): 链路状态变化。这是最常���的中断之一。无论是链路建立还是断开，都会触发。对于需要快速响应网络插拔事件的设备（如工业控制中的热插拔模块）非常有用。
• SPEED (Bit 12) / SPEEDEN (Bit 4): 速率变化。当网络速率因自适应或手动切换而改变时触发。
• DUPLEXM (Bit 11) / DUPLEXMEN (Bit 3): 双工模式变化。
• ANC (Bit 10) / ANCEN (Bit 2): 自协商完成。在启用自协商时，这是一个重要的初始化完成标志。
• FCHF (Bit 9) / FCHFEN (Bit 1): 伪载波计数过半。当EPHYFCSCR寄存器中的伪载波错误计数超过0x7F时触发。可用于监控线路质量。
• RXHF (Bit 8) / RXHFEN (Bit 0): 接收错误计数过半。当EPHYRXERCNT寄存器中的接收错误计数超过0x7FFF时触发。这是监控链路层数据错误的重要指标。

EPHYMISR2 (MR19) 扩展事件

• ANERR (Bit 14) / ANERREN (Bit 6): 自协商错误。当自协商过程出现问题时触发。
• PAGERX (Bit 13) / PAGERXEN (Bit 5): 接收到自协商页。在自协商过程中，每收到一个链路码字页就会触发。可用于深度调试自协商交互过程。
• LBFIFO (Bit 12) / LBFIFOEN (Bit 4): 环回FIFO溢出/下溢。在进行MII数字环回测试时，如果FIFO深度设置不当可能导致此错误。
• MDICO (Bit 11) / MDICOEN (Bit 3): MDI/MDIX交叉状态改变。当Auto-MDIX功能成功切换了线序时触发。
• POLINT (Bit 10) / POLINTEN (Bit 2): 极性状态改变。检测到线对极性发生变化时触发。
• JABBER (Bit 9) / JABBEREN (Bit 0): Jabber检测。在10M模式下，如果接收到超长帧（>1518字节+垃圾），会触发此中断。JabberEN位是只读的，意味着Jabber检测中断是固定使能的。

中断服务程序（ISR）编写要点

1. 进入ISR后，首先读取EPHYMISR1和EPHYMISR2。读取操作会自动清除相应的状态位（除了JABBER等少数位，需注意手册说明）。
2. 根据状态位判断中断源。例如，如果读到LINKSTAT=1，则说明链路状态发生了变化，此时应去读取EPHYSTS的LINK位或EPHYBMSR寄存器来确认当前是连接还是断开，并更新系统状态。
3. 如果是错误类中断（如FCHF, RXHF），应进一步读取EPHYFCSCR或EPHYRXERCNT寄存器获取错误计数，并可能记录日志或触发恢复机制。
4. 中断使能的策略：通常，在初始化阶段使能LINKSTATEN、ANCEN和关键错误中断（RXHFEN）。其他如速度、双工、极性变化等中断，除非有特殊需求，否则可以不使能，以降低中断频率。

3.3 EPHYCTL (MR25): 链路控制与Auto-MDIX

地址0x019的EPHYCTL寄存器主要控制与链路建立和流控相关的功能。

• AUTOMDI (Bit 15): Auto-MDIX使能。这是现代以太网应用的标配，应始终保持为1（启用）。除非你有非常确切的理由需要禁用自动线序纠正。
• FORCEMDI (Bit 14): 强制MDIX。当AUTOMDI=1时，此位通常无效。只有当AUTOMDI=0时，此位才能强制PHY使用交叉模式。一般情况下，我们只设置AUTOMDI，不操作FORCEMDI。
• PAUSERX (Bit 13) 和 PAUSETX (Bit 12): 暂停帧收发协商状态。这两个是只读位。它们反映了自协商完成后，本地设备和对端设备关于IEEE 802.3x流控的协商结果。如果PAUSERX=1，表示对端可以接收本端发送的暂停帧；如果PAUSETX=1，表示本端可以接收对端发送的暂停帧。驱动程序应该读取这两个位，并据此配置MAC层的流控功能。
• MIILNKSTAT (Bit 11): MII链路状态。这是一个只读位，专门指示是否通过自协商建立了100Base-TX全双工链路。可以作为一个更具体的状态参考。

注意事项：流控的配置流控功能的生效，不仅取决于PHY自协商出的PAUSERX/PAUSETX状态，更取决于MAC控制器本身的流控功能是否被启用。你需要在MAC的配置寄存器中，根据PHY提供的这两个状态位，来独立启用或禁用MAC的发送流控和接收流控。PHY只负责“协商”，MAC负责“执行”。

4. 工程实践：从寄存器配置到稳定驱动

理解了单个寄存器后，我们需要把它们串起来，形成一套完整的PHY初始化、配置和监控流程。以下是一个基于Tiva™ MCU的典型驱动层设计思路。

4.1 PHY初始化与基础配置流程

一个健壮的PHY驱动初始化不应只是调用一个PHY_Init()函数那么简单。它应该是一个有步骤、有错误处理、有状态恢复的过程。

1. 硬件复位：通过拉低PHY的硬件复位引脚（如果存在）至少10ms，或通过BMCR寄存器的复位位（Bit 15）进行软件复位。复位后等待至少1ms让PHY稳定。
2. 等待复位完成：轮询BMCR寄存器的复位位，直到其自动清零。
3. 配置基础模式：写入BMCR寄存器。例如，如果你需要强制100M全双工且禁用自协商，则配置为0x2100（Bit 13=1 选择100M， Bit 8=1 选择全双工，Bit 12=1 禁用自协商）。更推荐的做法是启用自协商（BMCR Bit 12=0），让PHY和对端自动协商出最佳模式。
4. 配置高级功能（EPHYCFG3）：根据应用需求设置快速链路断开（FLDWNM）、端口极性等。例如，对于工业环境：FLDWNM = 0x1F（启用所有快速断开条件），POLSWAP和MDIMDIXS根据硬件设计设置。
5. 配置功耗模式（EPHYSCR）：如果不是低功耗应用，保持默认值即可。如果需要低功耗，则按顺序配置：先设置PSMODE，再根据需要设置DISCLK，最后置位PSEN。
6. 配置中断（EPHYMISR1/2）：使能你需要的中断源，例如LINKSTATEN和RXHFEN。注意：此时先不要打开EPHYSCR中的总中断使能INTEN。
7. 配置扩展功能（通过EPHYREGCTL/EPHYADDAR）：如果需要访问电缆诊断等扩展寄存器，在此步骤进行。
8. 启动并等待自协商：如果启用了自协商，PHY会自动开始过程。你需要轮询BMSR寄存器的自协商完成位（Bit 5），或者等待EPHYMISR1的ANC中断。
9. 读取并应用协商结果：自协商完成后，读取EPHYSTS寄存器获取实际的SPEED和DUPLEX模式，并据此配置MAC控制器的工作模式（这点至关重要！PHY和MAC的模式必须一致）。同时读取EPHYCTL的PAUSERX/PAUSETX位来配置MAC的流控。
10. 最后使能中断：将EPHYSCR寄存器的INTEN位置1，开放PHY中断。

4.2 链路监控与故障诊断框架

一个产品级的网络驱动，需要有主动监控和诊断的能力。

1. 周期性状态轮询：即使使用了中断，也建议建立一个低频（如1Hz）的轮询任务，读取EPHYSTS寄存器，检查链路状态（LINK）、速率/双工模式是否发生未触发中断的异常变化（虽然不常见），并记录到系统日志。
2. 错误计数器监控：在中断服务程序中，如果触发了RXHF或FCHF中断，除了处理中断，还应该在一个后台任务中定期（如每分钟）读取EPHYRXERCNT和EPHYFCSCR寄存器。这两个寄存器是读清零的，所以你可以计算单位时间内的错误增长量。建立一个简单的历史记录，当错误率超过阈值时，产生系统告警，提示可能存在的线路老化、接口氧化或电磁干扰问题。
3. 利用环回测试进行硬件诊断：EPHYBISTCR寄存器提供了丰富的环回测试模式。在产品出厂测试或现场维护模式中，可以依次启用：
   • 数字环回（LBMODE=0x04）：将MAC发送的数据直接环回给MAC接收。用于测试MAC-PHY之间的数字接口通路。
   • 模拟环回（LBMODE=0x08）：需要外部接100Ω终端电阻。将PHY发送端的模拟信号环回到接收端。用于测试PHY的模拟前端（AFE）电路。
   • PRBS测试：配合PKTEN和PRBSPKT位，可以生成并检测伪随机码流，定量评估误码率（BER），这是最严格的物理层性能测试。

4.3 常见问题排查实录

问题1：链路不稳定，时通时断。

• 排查步骤：
  1. 读取EPHYSTS，确认连接时的速率和双工模式。检查是否与对端设备匹配（例如，一端强制100M全双工，另一端自协商为100M半双工，会导致严重冲突）。
  2. 检查EPHYCFG3中的FLDWNM配置。如果过于敏感（如启用了所有位），在噪声环境下可能导致频繁链路断开。尝试只保留Bit 0（能量丢失）和Bit 1（低信噪比），观察是否改善。
  3. 启用RXHFEN中断，并监控EPHYRXERCNT计数。如果错误计数增长很快，问题可能出在PCB布线（差分对等长、阻抗控制）、变压器选型或网线质量上。
  4. 尝试禁用Auto-MDIX（AUTOMDI=0）并手动设置FORCEMDI和MDIMDIXS，排除自动协商过程中的不确定性。

问题2：无法连接到某些特定型号的交换机。

• 排查步骤：
  1. 重点检查自协商过程。启用ANCEN和PAGERXEN中断，在中断服务程序中打印信息，看自协商是否成功完成，以及收到了哪些能力页（Page）。
  2. 对比PHY的EPHYANA（自协商通告寄存器）和从对端读回的EPHYANLPAR（自协商链路伙伴能力寄存器）。确认双方共同支持的最高能力模式（HCD）是否一致。常见的坑是流控能力的协商，一方支持一方不支持，可能导致协商失败或后续通信异常。
  3. 有些老旧交换机对快速链路断开功能支持不好。尝试将EPHYCFG3的FLDWNM全部禁用（设为0），看是否能建立稳定连接。

问题3：PHY功耗高于数据手册标称值。

• 排查步骤：
  1. 确认EPHYSCR寄存器中的PSEN是否为0（节能模式禁用）。如果应用允许，配置合适的PSMODE。
  2. 检查是否无意中启用了某些测试功能，如EPHYBISTCR中的环回或PRBS生成器，这些功能会增加功耗。
  3. 测量不同链路状态（连接/断开、10M/100M）下的功耗。如果断开连接时功耗仍然很高，检查硬件设计，PHY的电源管理引脚（如PSAVE）是否被正确拉高/拉低。

问题4：中断无法触发。

• 排查步骤：
  1. 确认硬件连接：检查MCU的GPIO中断输入引脚配置是否正确，PHY的中断输出引脚是否被正确上拉/下拉。
  2. 确认软件使能链：这是一个经典的“三件套”检查：EPHYMISR1/2中的具体事件使能位（如LINKSTATEN） -> EPHYSCR中的总中断使能位(INTEN) -> MCU GPIO和NVIC的中断使能。缺一不可。
  3. 检查中断状态寄存器：即使中断信号没产生，事件状态位也可能被置起。直接读取EPHYMISR1/2，看目标事件的状态位是否为1。如果是，说明事件已发生，但中断输出路径有问题。
  4. 使用测试中断：将EPHYSCR的TINT位置1，看MCU是否能收到中断。这可以快速定位是PHY的中断输出问题，还是MCU的中断配置问题。

通过将寄存器手册中的冰冷比特位，与实际的硬件行为、软件流程和调试手段结合起来，我们才能真正驾驭PHY这颗芯片。它不再是一个黑盒，而是一个可以通过编程精细调校，以适应各种复杂场景的智能硬件模块。这份深入的理解，是构建稳定、可靠、高性能嵌入式网络产品的基石。