企业官网建设流程全解析

1. 项目概述与核心价值

在数字电源和电机驱动的世界里，精确的时序控制是决定系统性能、效率乃至可靠性的基石。想象一下，你正在设计一个多路输出的服务器电源，或者一个精密的伺服驱动器，多个功率开关管需要协同工作。如果它们的开关动作各自为政，不仅会导致输出电压纹波巨大、电磁干扰（EMI）超标，更严重的，可能会因为开关管的同时导通（直通）而瞬间烧毁。这时，eHRPWM（Enhanced High-Resolution Pulse-Width Modulator）的同步与相位控制功能，就从一项“锦上添花”的特性，变成了“雪中送炭”的刚需。

我接触过不少工程师，初期为了快速验证功能，常常让多个PWM模块独立运行，结果在系统集成时被时序混乱、噪声干扰等问题折腾得焦头烂额。eHRPWM模块提供的，正是一套从硬件层面解决这些时序难题的“交钥匙”方案。它不仅仅是生成一个占空比可调的方波那么简单，其核心在于时间基准（Time-Base, TB）子模块的精密架构。每个ePWM模块都有一个独立的TB计数器（TBCNT），这个计数器的运行模式、周期和初始相位，共同定义了PWM信号的“心跳”。而同步（Sync）与相位（Phase）控制，就是让多个模块的“心跳”要么步调一致，要么保持精确的“步伐差”的关键机制。

这套机制的技术价值，在复杂的电源拓扑中体现得淋漓尽致。无论是需要均流的多相降压（Buck）变换器、要求上下管严格互补导通的半桥/全桥，还是需要生成三路互差120度正弦波调制信号的三相逆变器，eHRPWM都能通过灵活的主从配置和相位寄存器（TBPHS）编程，优雅地实现。它把复杂的时序逻辑从软件中断和延时中解放出来，交由硬件自动、精准地执行，从而释放CPU资源，提升系统响应速度和确定性。接下来，我们就深入其内部，拆解这套同步与相位控制机制是如何工作的，并看看如何在几种典型的电源拓扑中应用它。

2. eHRPWM同步与相位控制机制深度解析

要玩转eHRPWM的同步，必须吃透两个核心概念：同步信号流和相位加载机制。这就像一支乐队，需要明确指挥（同步信号）从哪里来，以及每个乐手（从模块）何时、以何种姿态（相位）开始演奏。

2.1 同步信号流：SyncIn与SyncOut的舞蹈

每个ePWM模块都有两个关键的同步引脚：同步输入（EPWMxSYNCI）和同步输出（EPWMxSYNCO）。它们构成了同步信号的传递链条。

• SyncIn（同步输入）：这是模块的“耳朵”，用于接收外部同步信号。这个信号可以来自三个地方：1）另一个ePWM模块的SyncOut；2）外部硬件引脚；3）软件强制同步（SWFSYNC位）。当SyncIn事件发生时，模块可以选择做出反应（如重载相位），也可以选择忽略。
• SyncOut（同步输出）：这是模块的“嘴巴”，用于向其他模块广播自己的状态。它广播的内容是可以编程选择的，这是实现灵活同步策略的核心。

通过配置TBCTL[SYNCOSEL]位，我们可以决定SyncOut信号在何时产生：

• TB_SYNC_IN（直通模式）：直接将SyncIn信号转发为SyncOut。这用于将同步信号传递给链中的下一个模块。
• TB_CTR_ZERO：当本模块的TB计数器（TBCNT）等于0时产生SyncOut。这是最常用的“主模式”，用于在周期开始时对齐所有从模块。
• TB_CTR_CMPB：当TBCNT等于比较器B的值（CMPB）时产生SyncOut。这允许在周期内的任意点（而不仅仅是起点）触发同步，实现更复杂的交错时序。
• TB_SYNC_DISABLE：禁用SyncOut输出，模块独立运行。

2.2 相位控制的核心：TBPHS寄存器与加载使能

相位控制的目的，是让从模块的PWM波形相对于主模块有一个固定的偏移。这个偏移量由时间基准相位寄存器（TBPHS）定义。

关键在于相位加载使能位TBCTL[PHSEN]。当此位使能，且模块检测到有效的SyncIn事件时，它会立即将TBPHS寄存器中的值加载到自己的TB计数器（TBCNT）中。这个动作是瞬间完成的（在下一个TBCLK时钟沿），从而实现了从模块计数器相对于主模块的“硬性”相位对齐。

举个例子：主模块计数器从0计数到600（TBPRD）。从模块的TBPHS设置为200。当主模块在计数器为0时发出SyncOut（SYNCOSEL = TB_CTR_ZERO），从模块收到SyncIn后，立即将自己的TBCNT设为200。那么从模块的波形起点就比主模块晚了200个计数周期。换算成相位差就是(200 / 600) * 360° = 120°。这样，我们就实现了一个固定的120度相位差。

2.3 主从模式典型配置剖析

根据SyncIn和SyncOut的配置，可以组合出多种工作模式，但最常见的是以下两种：

1. 典型主模块配置

• SYNCOSEL = TB_CTR_ZERO：在自身计数器归零时，产生同步脉冲输出。
• PHSEN = TB_DISABLE：忽略外部同步输入（或不存在），不加载相位。它的相位通常是0（TBPHS = 0），作为整个系统的时序基准。
• 应用场景：作为整个同步链的源头，例如多相Buck控制器中的第一相。

2. 典型从模块配置

• SYNCOSEL = TB_SYNC_IN：将接收到的同步信号直通输出，以便继续传递给下游模块。
• PHSEN = TB_ENABLE：使能相位加载。当SyncIn事件到来时，将TBPHS的值加载到TBCNT。
• TBPHS = 非零值：设置所需的相位偏移量。
• 应用场景：需要与主模块保持固定相位差的其他相，例如多相Buck中的第二、第三相。

实操心得：计数器模式与相位加载的耦合相位加载行为与TB计数器的模式（TBCTL[CTRMODE]）密切相关。在向上计数（UP）或向下计数（DOWN）模式中，加载TBPHS值后，计数器就从该值开始朝固定方向计数。而在向上-向下计数（UP-DOWN）模式中，加载相位后计数器的方向，则由TBCTL[PHSDIR]位单独决定。例如，在交错并联变换器中，通常使用UP-DOWN模式生成对称的中心对齐PWM，此时就需要仔细设置PHSDIR，确保从模块加载相位后能以正确的方向（向上或向下）开始计数，以维持波形的对称性。这是一个容易忽略但至关重要的细节。

3. 在典型电源拓扑中的实战应用

理解了核心机制后，我们将其代入真实的电源电路场景。TI的参考文档列举了多个经典案例，我们挑几个最有代表性的，深入其配置逻辑和波形关系。

3.1 应用一：多路独立或同频Buck变换器控制

场景A：四路独立频率的Buck变换器这是最简单的情况，每个Buck电路由独立的ePWM模块驱动，且工作频率各不相同。

• 配置核心：所有ePWM模块均配置为独立主模式。
  • SYNCOSEL = TB_SYNC_DISABLE：禁用同步输出，不干扰他人。
  • PHSEN = TB_DISABLE：忽略同步输入。
  • 每个模块设置自己独立的TBPRD（决定频率）和CMPA（决定占空比）。
• 硬件连接：模块间无同步信号线连接。
• 软件要点：初始化时分别配置各模块的周期和比较寄存器即可。由于完全独立，不存在同步或相位问题。
• 注意事项：虽然配置简单，但各模块开关噪声频谱分散，可能在某些频点产生叠加，EMI设计时需要做更宽的频谱考量。

场景B：两路同频且同步的Buck变换器要求两个Buck电路工作频率完全相同，且开关时刻严格对齐（例如，用于驱动一个半桥的上下管）。

• 配置核心：采用主-从模式。
  • 主模块 (EPWM1)：SYNCOSEL = TB_CTR_ZERO,PHSEN = TB_DISABLE。
  • 从模块 (EPWM2)：SYNCOSEL = TB_SYNC_IN,PHSEN = TB_ENABLE。关键点：从模块的TBPHS必须设置为0，以确保与主模块完全对齐，没有相位差。
  • 主从模块设置相同的TBPRD。
• 硬件连接：将主模块的EPWM1SYNCO连接到从模块的EPWM2SYNCI。
• 波形关系：EPWM1A和EPWM2A的输出波形频率、相位完全同步。可以通过设置不同的CMPA值来获得不同的占空比。

3.2 应用二：三相逆变器控制（电机驱动）

这是电机驱动（如永磁同步电机PMSM、交流感应电机ACI）的经典场景。一个三相逆变桥需要三对互补的PWM信号（六路），分别控制三个桥臂的上、下管，并且这三对信号必须严格同频同相（即载波同步），但调制波（由CMPA值体现）互差120度电角度（由软件算法控制）。

• 配置核心：一主二从的同步链。
  • 主模块 (EPWM1，控制A相)：SYNCOSEL = TB_CTR_ZERO，作为同步源。
  • 从模块1 (EPWM2，控制B相)：SYNCOSEL = TB_SYNC_IN,PHSEN = TB_ENABLE，TBPHS = 0。接收EPWM1的同步，相位对齐。
  • 从模块2 (EPWM3，控制C相)：SYNCOSEL = TB_SYNC_IN,PHSEN = TB_ENABLE，TBPHS = 0。接收EPWM2（直通自EPWM1）的同步，相位对齐。
  • 关键配置：所有模块必须设置为向上-向下计数（UP-DOWN）模式，以生成中心对齐的PWM，这是电机控制中降低谐波和开关损耗的常用方式。同时，必须使能死区生成模块（DB），为同一桥臂的上下管互补信号插入死区时间，防止直通。
• 硬件连接：EPWM1SYNCO->EPWM2SYNCI->EPWM2SYNCO->EPWM3SYNCI。
• 软件流程：
  1. 初始化阶段，配置好所有模块的同步、计数模式、死区参数。
  2. 在运行中，通过空间矢量脉宽调制（SVPWM）等算法，实时计算并更新三个模块的CMPA和CMPB值（对应三个桥臂的占空比），以合成所需的旋转磁场。
• 避坑指南：
  • 死区时间计算：死区时间（DBRED, DBFED）必须根据功率器件的开通/关断延迟和驱动电路特性谨慎设置。时间太短不足以防止直通，太长则会降低输出电压利用率，引起波形畸变。
  • 影子寄存器使用：电机控制中PWM参数需频繁更新。务必使用影子寄存器（CMPCTL[LOADAMODE]等配置为在CTR=ZERO或CTR=PRD时加载），确保在PWM周期边界安全地更新比较值，避免中间切换导致脉冲畸形。

3.3 应用三：多相交错并联DC/DC变换器

这是同步与相位控制价值的极致体现。在多相Buck或Boost电路中，让各相PWM波形以相同的频率工作，但彼此间保持固定的相位差（如两相180°，三相120°，四相90°），可以显著降低输入和输出的总电流纹波，减小滤波电容和电感的尺寸，提升动态响应。

• 配置核心：一主多从，并利用TBPHS设置固定相位差。
  • 以一个三相交错并联Buck为例：
    • 主模块 (EPWM1， Phase A)：SYNCOSEL = TB_CTR_ZERO,PHSEN = TB_DISABLE,TBPHS = 0。
    • 从模块1 (EPWM2， Phase B)：SYNCOSEL = TB_SYNC_IN,PHSEN = TB_ENABLE。关键：TBPHS = TBPRD / 3。假设TBPRD=600，则TBPHS=200，对应相位偏移(200/600)*360° = 120°。
    • 从模块2 (EPWM3， Phase C)：SYNCOSEL = TB_SYNC_IN,PHSEN = TB_ENABLE。TBPHS = (2 * TBPRD) / 3 = 400，对应相位偏移240°（或滞后主模块120°）。
  • 通用公式：对于N相交错，第M个从模块的相位寄存器应设置为：TBPHS(M) = (TBPRD / N) * (M - 1)。
• 波形效果：三个Buck电路的开关管依次以120°的间隔开通，使得输入总电流的纹波频率变为单相的3倍，幅值大幅降低。输出电容上的纹波电流也得到类似改善。
• 设计要点：
  • 均流控制：交错并联降低了纹波，但各相之间的电流均流仍需通过调节各自的占空比（CMPA值）来实现，这通常需要电流采样和闭环控制算法。
  • 计数模式选择：交错并联通常也使用向上-向下计数模式，以产生中心对齐的对称波形，进一步优化EMI。

3.4 应用四：相移全桥（PSFB）或零电压开关全桥（ZVSFB）控制

在这种拓扑中，全桥的四个开关管被分为两组（左臂和右臂），每组内部的上下管互补导通。控制的核心不再是调节占空比（通常固定为接近50%），而是调节左右两臂之间的相位差。通过调节这个相位差，可以控制传输到副边的功率，同时实现开关管的零电压开关（ZVS），大幅降低开关损耗。

• 配置核心：主从模式，动态调节从模块的TBPHS值。
  • 主模块 (EPWM1， 控制左臂)：SYNCOSEL = TB_CTR_ZERO，生成固定的50%占空比方波（CMPA ≈ TBPRD/2）。
  • 从模块 (EPWM2， 控制右臂)：SYNCOSEL = TB_SYNC_IN,PHSEN = TB_ENABLE。最关键的部分：在运行时，根据控制算法（如电压环输出）动态地、周期性地更新TBPHS寄存器的值。
  • 相位差计算：移相角Φ由TBPHS控制。若主模块TBPRD=1200，要使从模块滞后主模块90度，则TBPHS = 1200 * (90/360) = 300。在实际控制中，TBPHS的值会在0到TBPRD之间变化，对应0°到360°的移相范围。
• 工作过程：主模块在每个周期起点发出同步信号。从模块收到后，立即将最新的TBPHS值加载到自己的计数器，从而使其PWM输出的边沿相对于主模块产生一个可控的延迟，这个延迟就是移相角，它决定了全桥对角管同时导通的时间（即功率传输阶段）。
• 实现技巧：
  • 影子寄存器：务必使用影子寄存器来更新TBPHS（通过TBCTL[PHSEN]使能同步加载），确保相位值在同步事件到来时被安全、同步地加载，避免在计数器运行中途加载导致脉冲紊乱。
  • 死区时间：全桥拓扑对死区时间非常敏感。必须为每个桥臂的互补信号配置合适的死区，并可能需要在移相角变化时对死区进行动态补偿，以维持ZVS条件。

4. 寄存器配置详解与代码实战片段

理论最终要落到寄存器的配置上。我们以三相交错并联Buck控制器（应用三）为例，拆解关键寄存器的设置，并提供可参考的C代码片段。

4.1 关键寄存器功能速查

在配置前，快速回顾几个最核心的寄存器位域：

• TBCTL[CTRMODE]：计数器模式。00=向上，01=向下，10=向上-向下，11=停止。交错Buck常用向上-向下模式。
• TBCTL[PHSEN]：相位加载使能。1=使能，在SyncIn事件时加载TBPHS值。
• TBCTL[SYNCOSEL]：同步输出选择。00=直通SyncIn，01=在CTR=0时同步，10=在CTR=CMPB时同步，11=禁用。
• TBCTL[PRDLD]：周期寄存器加载模式。0=使用影子寄存器（在CTR=0时加载），1=立即加载。强烈建议使用影子寄存器（0）以确保安全。
• TBPHS：16位相位寄存器。决定从模块相对于同步事件的起始计数值。
• TBPRD：16位周期寄存器。决定PWM的载波频率。PWM频率 = TBCLK / (TBPRD * 2)（对于UP-DOWN模式）。
• CMPCTL[LOADAMODE]：比较器A影子寄存器加载模式。通常设为在CTR=0时���载（CC_CTR_ZERO），以实现周期边界更新。

4.2 三相交错Buck配置表示例与代码

假设系统时钟SYSCLKOUT = 100MHz，经过分频后TBCLK = 100MHz / (2*2) = 25MHz。目标PWM开关频率Fsw = 250kHz，采用UP-DOWN模式。

• 计算TBPRD：TBPRD = TBCLK / (2 * Fsw) = 25e6 / (2 * 250e3) = 50。我们取TBPRD = 450（对应文档中的例子，Fsw ≈ 27.8kHz，原理相同）。
• 计算相位值：三相交错，相位差120°。
  • 模块1 (主):TBPHS1 = 0
  • 模块2 (从):TBPHS2 = TBPRD / 3 = 450 / 3 = 150(文档示例为300，因TBPRD=600，比例一致)
  • 模块3 (从):TBPHS3 = 2 * TBPRD / 3 = 300

以下是基于TI C2000系列DSP的寄存器配置思路和代码片段：

// 系统初始化部分，配置时钟分频等 InitSysCtrl(); // 假设此函数初始化系统时钟，包括配置ePWM外设时钟 // 定义宏，提高可读性 #define EPWM1_BASE 0x4000 // 假设的EPWM1模块基地址 #define EPWM2_BASE 0x4040 #define EPWM3_BASE 0x4080 // 配置主模块 EPWM1 EPwm1Regs.TBPRD = 450; // 设置周期值 EPwm1Regs.TBPHS.all = 0; // 主模块相位为0 EPwm1Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; // 向上-向下计数模式 EPwm1Regs.TBCTL.bit.PHSEN = TB_DISABLE; // 主模块禁用相位加载 EPwm1Regs.TBCTL.bit.PRDLD = TB_SHADOW; // 周期寄存器使用影子模式 EPwm1Regs.TBCTL.bit.SYNCOSEL = TB_CTR_ZERO; // 在计数器为0时产生同步输出 EPwm1Regs.TBCTL.bit.HSPCLKDIV = TB_DIV2; // 高速时钟预分频 /2 EPwm1Regs.TBCTL.bit.CLKDIV = TB_DIV2; // 时钟预分频 /2 // 配置动作限定器，生成PWM1A输出（假设高有效） EPwm1Regs.CMPA.half.CMPA = 225; // 初始占空比50% (450/2=225) EPwm1Regs.AQCTLA.bit.CAU = AQ_SET; // 在CTR=CMPA且向上计数时，置高 EPwm1Regs.AQCTLA.bit.CAD = AQ_CLEAR; // 在CTR=CMPA且向下计数时，置低 // 配置影子寄存器加载模式，在CTR=0时更新CMPA EPwm1Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; // 配置从模块 EPWM2 EPwm2Regs.TBPRD = 450; // 周期与主模块相同 EPwm2Regs.TBPHS.all = 150; // 相位偏移 120度 (150/450*360) EPwm2Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; EPwm2Regs.TBCTL.bit.PHSEN = TB_ENABLE; // 使能相位加载！ EPwm2Regs.TBCTL.bit.PRDLD = TB_SHADOW; EPwm2Regs.TBCTL.bit.SYNCOSEL = TB_SYNC_IN; // 同步输出直通输入 EPwm2Regs.TBCTL.bit.HSPCLKDIV = TB_DIV2; EPwm2Regs.TBCTL.bit.CLKDIV = TB_DIV2; // 注意：对于UP-DOWN模式，从模块加载相位后的计数方向由PHSDIR控制 // 若需要加载后立即向上计数，需设置 EPwm2Regs.TBCTL.bit.PHSDIR = TB_UP; EPwm2Regs.CMPA.half.CMPA = 225; EPwm2Regs.AQCTLA.bit.CAU = AQ_SET; EPwm2Regs.AQCTLA.bit.CAD = AQ_CLEAR; EPwm2Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; // 配置从模块 EPWM3 EPwm3Regs.TBPRD = 450; EPwm3Regs.TBPHS.all = 300; // 相位偏移 240度 (300/450*360) EPwm3Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; EPwm3Regs.TBCTL.bit.PHSEN = TB_ENABLE; EPwm3Regs.TBCTL.bit.PRDLD = TB_SHADOW; EPwm3Regs.TBCTL.bit.SYNCOSEL = TB_SYNC_IN; EPwm3Regs.TBCTL.bit.HSPCLKDIV = TB_DIV2; EPwm3Regs.TBCTL.bit.CLKDIV = TB_DIV2; EPwm3Regs.CMPA.half.CMPA = 225; EPwm3Regs.AQCTLA.bit.CAU = AQ_SET; EPwm3Regs.AQCTLA.bit.CAD = AQ_CLEAR; EPwm3Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; // 运行过程中，可以通过更新CMPA来调节各相占空比，实现均流或调压 // EPwm1Regs.CMPA.half.CMPA = new_duty_cycle;

关键配置解读与避坑：

1. 影子寄存器是安全的保障：无论是TBPRD、CMPA还是CMPB，在运行中更新时，务必使用影子寄存器模式（PRDLD=0,LOADxMODE配置为在ZERO或PRD加载）。直接写入活动寄存器可能导致PWM波形中间出现毛刺或短脉冲，损坏功率器件。
2. 同步链的物理连接：上述代码完成了软件配置，但硬件上必须通过PCB走线或芯片内部映射，将EPWM1SYNCO连接到EPWM2SYNCI，再将EPWM2SYNCO连接到EPWM3SYNCI。在C2000芯片中，这通常在GPIO MUX或ePWM XBAR中配置。
3. 相位值的计算与验证：TBPHS是计数值，不是角度。务必根据TBPRD和所需相位差准确计算。调试时，可以先用示波器测量主从模块的PWM输出，验证相位差是否符合预期。一个技巧是先将占空比设为很小（如5%），这样脉冲边沿更清晰，便于测量相位。

5. 常见问题排查与调试经验实录

即使理解了原理，配置好了寄存器，在实际调试中依然会遇到各种问题。下面是我在项目中积累的一些典型问题排查思路和调试技巧。

5.1 问题一：同步完全不起作用，从模块波形独立运行

• 现象：主模块波形正常，但从模块的PWM频率和相位似乎与主模块无关，像是独立运行。
• 排查步骤：
  1. 检查软件配置：确认从模块的TBCTL[PHSEN]是否已使能（=1）。这是最容易被遗忘的一步！如果PHSEN=0，从模块会忽略SyncIn事件。
  2. 检查同步源选择：确认主模块的TBCTL[SYNCOSEL]是否设置为TB_CTR_ZERO（或其他有效源）。确认从模块的SYNCOSEL是否设置为TB_SYNC_IN以接收信号。
  3. 检查硬件连接/映射：在C2000芯片中，同步信号的内部路由需要通过EPWMXSYNCI和EPWMXSYNCO的输入输出选择寄存器（如EPWMXSYNCIEN等）进行配置。确保主模块的SyncOut已正确映射到从模块的SyncIn输入。查阅芯片的特定数据手册和参考指南。
  4. 检查计数器模式：确保主从模块的计数器模式（CTRMODE）一致。例如，不能一个用UP模式，另一个用UP-DOWN模式来试图同步，它们的周期定义不同。
  5. 使用示波器/逻辑分析仪：如果条件允许，尝试捕捉EPWMxSYNCI和EPWMxSYNCO引脚（如果引出）的波形，看同步脉冲是否真的产生和传递。

5.2 问题二：相位控制不准或出现随机偏移

• 现象：设置了TBPHS值，但从模块的相位差时准时不准，或者每次上电结果不同。
• 排查步骤：
  1. 确认同步事件：相位加载只在有效的SyncIn事件发生时触发。确保主模块的SyncOut能稳定产生，并且从模块能可靠捕获。检查是否有其他意外的同步源（如软件同步SWFSYNC）干扰。
  2. 检查影子寄存器与加载时机：TBPHS寄存器本身也有影子寄存器机制（通过TBCTL[PHSEN]控制）。如果你在运行时动态更新TBPHS，必须确保写入的是其影子寄存器。在SyncIn事件到来时，硬件会自动将影子寄存器的值加载到活动寄存器。如果直接写活动寄存器，可能会在计数器运行中途被加载，导致相位混乱。
  3. 理解“加载”的含义：相位加载是将TBPHS的值直接写入TBCNT计数器。这意味着从模块的计数器起点被“硬重置”了。因此，要确保主模块发出同步脉冲的时刻（如CTR=0）是你期望的相位参考点。
  4. 计算验证：重新核算TBPHS值。相位差 =(TBPHS_slave / TBPRD) * 360°。确保TBPHS_slave小于TBPRD。
  5. UP-DOWN模式下的方向：在UP-DOWN模式下，加载TBPHS后计数器的初始方向由PHSDIR位决定。如果设置错误（例如该向上时却向下），会导致第一个半周期的波形异常，从而表现为相位错误。根据你的波形设计（中心对齐），仔细设置PHSDIR。

5.3 问题三：多模块串联同步链中，下游模块时序异常

• 现象：在三个以上模块的同步链中（如A->B->C），模块C的波形不对，但模块B正常。
• 排查步骤：
  1. 检查直通配置：中间模块（如B）必须配置为SYNCOSEL = TB_SYNC_IN（直通模式）。如果错误地配置为TB_CTR_ZERO，那么B模块会在自己计数器为0时向C发送一个新的同步脉冲，这个脉冲与A模块发给B的脉冲在时间上是不对齐的，导致C的同步基准错乱。
  2. 检查信号延迟：理论上同步信号在芯片内部传播延迟极小。但如果链路过长，或在极高频下，仍需考虑潜在的微小延迟。对于要求绝对精确的N相交错（如48相），有时会采用“星型”拓扑而非“链式”拓扑，即所有从模块都直接接收来自同一个主模块的同步信号，以避免累积延迟。
  3. 初始化顺序：确保所有ePWM模块的时钟已使能，并且先完成所有模块的TBCTL等配置，最后再通过软件同步（SWFSYNC）或使能主模块计数器来启动整个同步链。避免部分模块还未准备好就接收到同步信号。

5.4 调试技巧与工具使用

1. 充分利用CCS的寄存器查看和图形化工具：TI的Code Composer Studio (CCS) 调试环境可以实时查看和修改ePWM的所有寄存器。其“Expressions”视图和“Register”视图非常有用。更高级的是“System Analyzer”或“CPU Graph”工具，可以图形化显示PWM波形（基于寄存器值重建），虽然不如示波器真实，但对于检查占空比、频率和相对相位关系非常直观。
2. 分步调试法：不要一开始就配置复杂的多相交错。先从最简单的两个模块、同频同相开始调通。然后改为同频不同相（设置TBPHS），验证相位控制。最后再增加模块数量或改为交错模式。每一步都先用示波器验证。
3. 关注时基时钟（TBCLK）：所有时间相关的计算都基于TBCLK。TBCLK = SYSCLKOUT / (HSPCLKDIV * CLKDIV)。务必确认你的系统时钟SYSCLKOUT和这两个分频系数的设置是否符合预期。一个错误的TBCLK会导致计算出的频率、死区时间全部错误。
4. 死区问题单独验证：如果最终输出是带死区的互补信号，建议先关闭死区生成（DBCTL=0），验证主PWM信号是否正确。然后再使能死区，单独调试死区时间。死区时间通常以TBCLK周期为单位，计算时需注意。

eHRPWM的同步与相位功能是一把强大的利器，它能将复杂的多模块时序协同问题化繁为简。掌握它的关键在于透彻理解SyncIn/SyncOut的信号流、TBPHS的加载机制以及影子寄存器的安全使用原则。从独立Buck到三相逆变器，再到交错并联和相移全桥，其配置思路一脉相承，都是对这几个核心概念的灵活组合与应用。在实际项目中，耐心细致的寄存器配置、分步验证的调试方法，以及对最终功率级波形的实测验证，是成功应用这套复杂而精妙系统的保证。