企业官网建设流程全解析

104、列并行ADC与单斜率ADC架构对比：量化噪声、转换速率与功耗的工程抉择

去年在调试某款旗舰手机主摄时，遇到一个诡异现象：暗光场景下画面出现周期性竖条纹，频率刚好对应sensor的行频。当时团队里新来的同事翻着datasheet说“ADC位数够啊，12bit呢”，我让他去抓raw图看噪声频谱——果然，低频段出现明显的1/f噪声抬升，而高频段反而干净。问题出在列并行ADC的参考电压纹波上，但更深层的原因，是我们在架构选型时低估了列并行ADC对电源噪声的敏感度。

这事让我想起十年前在安防项目上踩过的另一个坑：用单斜率ADC做全局快门sensor，结果在60fps下动态范围死活上不去，最后发现是转换速率限制了曝光时间窗口。两个案例，两种ADC架构，背后是量化噪声、转换速率和功耗这三座大山之间的博弈。

列并行ADC：速度与面积的交易

列并行ADC（Column-Parallel ADC）是目前手机sensor的主流选择。每个像素列配一个ADC通道，整行像素同时转换。这种架构的转换速率理论上可以做到单斜率ADC的N倍（N为列数），代价是芯片面积和功耗呈线性增长。

量化噪声的陷阱
别以为列数多就能降低量化噪声。实际调试中，列并行ADC的固定模式噪声（FPN）才是大头。每列ADC的参考电压、比较器偏移、电容失配都会引入列间差异。去年在调试某款48M sensor时，发现暗场raw图有0.3%的列条纹，查了三天才定位到是列ADC的参考电压缓冲器驱动能力不足，导致远端列参考电压跌落。这里踩过坑——列并行ADC的参考电压