芯片总线协议详解
芯片总线协议是芯片内部模块之间、芯片与外部设备之间通信的标准规范。在交换芯片和 SoC 设计中,总线协议的选择直接影响性能、面积、功耗和集成难度。
一句话总结:片内总线(AXI/AHB/APB)用于模块互联,片外总线(PCIe/以太网)用于对外通信,不同场景选择不同协议。
🔹 一、总线协议分类
按位置分类
┌─────────────────────────────────────────┐
│ 芯片总线架构 │
├─────────────────────────────────────────┤
│ │
│ ┌─────────────┐ │
│ │ CPU 核 │ │
│ └──────┬──────┘ │
│ │ 片内总线 │
│ │ (AXI/AHB/APB) │
│ ▼ │
│ ┌─────────────┐ │
│ │ 总线矩阵 │ │
│ │ (NoC/Bus) │ │
│ └──────┬──────┘ │
│ │ │
│ ┌────────┐ │
│ ▼ ▼ │
│ ┌─────┐ ┌─────┐ │
│ │数据 │ │控制 │ ← 模块内部总线 │
│ │平面 │ │平面 │ │
│ ─────┘ └─────┘ │
│ │ │
│ ▼ 片外总线 │
│ │ (PCIe/以太网/DDR) │
│ ▼ │
│ ┌─────────────┐ │
│ │ 外部设备 │ │
│ └─────────────┘ │
─────────────────────────────────────────┘
🔹 二、片内总线协议(On-Chip Bus)
1️⃣AXI (Advanced eXtensible Interface)⭐ 最常用
AMBA 4/5 标准,ARM 公司推出,高性能片内总线。
特性 | 说明 |
|---|---|
版本 | AXI3 (32/64 位), AXI4 (64/1024 位), AXI5 (最新) |
架构 | 分离读/写通道,5 个独立通道 |
传输类型 |