企业官网建设流程全解析

1. 项目概述与核心价值

在工业自动化、运动控制和实时通信领域，嵌入式处理器需要处理确定性的、低延迟的网络数据流。德州仪器（TI）的AM64x/AM243x系列处理器集成的PRU_ICSSG（可编程实时单元与工业通信子系统千兆版）子系统，正是为此类严苛应用而生的利器。它不仅仅是几个可编程的RISC核心，更是一个高度集成的、硬件加速的网络处理引擎。其中，MII_G_RT（媒体独立接口 - 千兆实时）模块是整个数据平面吞吐性能的基石，它直接处理MII接口的比特流，实现了从物理层信号到可处理数据帧的无缝转换。

很多工程师在初次接触PRU_ICSSG时，往往把重点放在PRU核心的汇编或C语言编程上，这固然重要，但如果不理解MII_G_RT这个“前台”是如何高效、精准地搬运和预处理数据的，就很难写出真正高效、稳定的网络处理固件。这就好比你有一个强大的CPU，但如果DMA控制器配置不当，CPU大部分时间都在忙于搬运数据，性能自然上不去。MII_G_RT模块就是PRU_ICSSG的“智能DMA”和“预处理单元”，它负责最底层的、与时间赛跑的工作：在数据到来的几个纳秒内，完成帧起始检测、字节对齐、初步过滤、哈希计算，并将规整的数据送入缓冲区等待PRU处理；在发送时，则要精确地插入前导码、处理VLAN标签、计算并附加CRC，甚至支持帧抢占等高级特性。

本文旨在深入AM64x/AM243x的技术手册深处，为你抽丝剥茧，还原MII_G_RT模块中RX（接收）数据路径与L2过滤器，以及TX（发送）数据路径的完整工作流程与配置精髓。我们将避开泛泛而谈，直接切入寄存器位定义、状态机跳转和实际配置案例，让你不仅知道要配置哪些寄存器，更明白为什么这样配置，以及配置不当会导致何种后果。无论你是在开发EtherCAT、Profinet、EtherNet/IP从站，还是自定义的实时以太网协议，理解这些底层机制都将使你如虎添翼。

2. RX数据路径深度解析：从比特流到可处理帧

RX数据路径的任务是将PHY芯片通过MII接口送来的串行比特流，转换为可供PRU核心或后续硬件模块处理的、对齐的、带有丰富元数据的帧数据。这个过程完全由硬件自动完成，其速度与可靠性直接决定了整个通信系统的性能上限。

2.1 MII接口数据接收基础流程

当PHY芯片检测到网络上有数据帧并开始传输时，它会同时拉高RX_DV（接收数据有效）信号，并在每个RX_CLK时钟周期（对于100Mbps MII是25MHz，每个周期传输4比特，即一个半字节）送出4比特的RXD数据。MII_G_RT模块的首要任务就是同步并捕获这些信号。

接收逻辑会首先寻找经典的以太网前导码（7字节0x55）和帧起始定界符SFD（1字节0xD5）。一旦成功锁定SFD，硬件即认为一个有效的帧开始了，并触发RX_SOF（帧开始）事件。此后，每个时钟周期接收到的半字节会被组合成字节，并按照配置的字节序（通过MII_RT_RXCFG0/1[5] RX_BYTE_SWAPn控制）存入RX L1 FIFO。这是一个32字节深度的硬件FIFO，作为PHY侧与PRU/硬件逻辑之间的第一个速度缓冲。

注意：RX_BYTE_SWAPn这个配置非常关键，它决定了字节在R31寄存器或RX L2缓冲区中的存储顺序。默认值0表示先接收到的字节（Byte0）放在低地址（R31[7:0]）。如果你的PHY或MAC设计采用了不同的字节序，必须在此处调整，否则PRU读到的MAC地址、类型字段等都会是错乱的。

2.2 RX L2缓冲区与PRU访问接口

RX L1 FIFO之后，数据可以选择性地进入RX L2缓冲区。这是一个更灵活的存储区域，支持以“Broadside”方式（即一次传输多个字节，最多16字节）将数据直接搬运到PRU的数据存储器（DRAM）中，极大减轻了PRU核心通过R31寄存器逐字节/字弹出数据的负担。是否启用RX L2缓冲区由ICSS_G_CFG[0] RX_L2_ENABLE位控制。

对于需要PRU即时处理的场景，数据会通过R31寄存器接口暴露给PRU。PRU通过轮询R31的特定状态位（如BYTE_RDY或WORD_RDY）来判断是否有新数据可用，然后使用RX_POP8或RX_POP16命令将数据从FIFO中弹出到R31[7:0]或R31[15:0]进行读取。这里有一个重要的时序细节：在发出RX_POP8/16命令后，必须等待至少2个PRU核心时钟周期，才能去读取BYTE_RDY/WORD_RDY状态位。如果提前读取，可能会得到陈旧的状态，导致数据丢失或程序死锁。

2.3 RX L2过滤器：网络数据的第一道安检

这是RX路径中最强大也最复杂的部分。MII_G_RT模块内置了硬件L2过滤器，可以在数据流经的早期（甚至在帧完全接收之前）就对数据包进行筛选和分类，只有通过过滤器的帧才会被标记或允许存入特定缓冲区，从而极大节省PRU的处理开销。过滤器主要分为两种类型：Type 1（MAC过滤器）和Type 3（内容过滤器）。

2.3.1 Type 1 MAC过滤器：基于地址的快速过滤

Type 1过滤器主要用于基于MAC地址的过滤。它包含8个并行的比较器，可以同时进行8组比较。一个关键限制是：所有8个Type 1过滤器必须同时启动比较。默认情况下，它们在帧的第1个字节（即目的MAC地址的第一个字节）就开始工作。

它的操作由几个关键寄存器控制：

• MII_G_RT_FT1_START_LEN_PRU0/1[14:0] FT1_START：这个字段用于软件重新启动或延迟Type 1过滤器的激活点。例如，如果你想跳过前导码和SFD，从目的MAC地址开始过滤，就需要设置这个值。
• MII_G_RT_FT_RX_PTR_PRU0/1[31:0] FT_RX_PTR_PRUn：这是一个只读寄存器，指示过滤器当前正在处理帧的第几个字节。软件可以轮询此寄存器来了解过滤进度。

实操心得：Type 1过滤器的配置时机手册中明确提到：“RX L2 Filter (Type 1) attributes can only get updated when the filter is not active”。这意味着你不能在过滤器正在处理一个帧的时候（即FT_RX_PTR在变化时）去修改它的比较规则或掩码。安全的做法是在系统初始化时配置好，或者在检测到RX_L2_DONE事件（表示上一帧过滤完成）后，在下一帧开始前的空闲窗口进行更新。错误的动态更新会导致过滤结果不可预测。

2.3.2 Type 3内容过滤器：灵活的模式匹配

Type 3过滤器功能更强大，用于在帧的任意位置进行内容匹配。它有16个独立的过滤器实例（编号0-15），每个都可以独立配置起始比较位置和比较内容。Type 3过滤器必须在帧的第13字节或之后才能启动。这个设计是为了兼容VLAN标签。

它的工作逻辑如下：

1. 起始位置判断：硬件会检查帧的第13和14字节（一个16位字段）。如果这个字段的值不等于0x8100（标准的802.1Q VLAN TPID），那么Type 3过滤器可以从第13字节开始比较。如果等于0x8100，说明这是一个带VLAN标签的帧，那么Type 3过滤器会跳过4字节的VLAN标签，从第17字节开始比较。
2. 并行比较：每个Type 3过滤器都有独立的64位比较功能，可以同时进行16路模式匹配。
3. 自动重启与跳转（高级功能）：这是Type 3过滤器的“杀手锏”。当使能了MII_G_RT_FT3_m_CFG_PRUn[31:16] FT3_m_TRIG_OR_EN中的某些位后，过滤器在首次匹配（或未匹配）后，可以根据配置自动跳过一个偏移量，然后继续进行比较，直到找到第一个命中。这非常适合在数据负载中搜索可变位置的特定模式，例如在工业协议中查找一个特定的服务数据单元（SDU）。

配置示例：设置一个Type 3���滤器假设我们需要在非VLAN帧的IP头部之后（假设从第34字节开始）搜索一个特定的操作码0xAABBCCDD。

1. 首先，确定起始字节。由于是非VLAN帧，且从第34字节开始，大于13，符合要求。
2. 配置寄存器MII_G_RT_FT3_0_START_PRU0（假设使用过滤器0）的FT3_START字段为34。
3. 在对应的模式寄存器（如MII_G_RT_FT3_0_PAT0/1）中设置64位的比较值0x00000000AABBCCDD（注意字节序和位宽）。
4. 设置比较函数为“等于”（EQ）。
5. 如果不需自动跳转，则保持FT3_m_TRIG_OR_EN为0。

2.4 RX哈希计算：为高效查找铺路

除了过滤，MII_G_RT还在RX路径中提供了两种硬件哈希计算功能，其结果可以作为后续软件查找（如MAC地址表、连接跟踪表）的索引，加速处理。

• SA哈希：对源MAC地址（SA1到SA6，共6字节）计算一个10位的哈希值。使用的多项式是x^10 + x^7 + x^2 + 1。结果存储在MII_G_RT_SA_HASH_PRU0/1[9:0] SA_HASH_SEED寄存器中，同时SA_HASH_VLD位会置位。该标志在RX_L2_DONE事件时清除。
• 连接哈希：对数据包中连续的4个字节（P(n)到P(n+3)）计算一个10位的哈希值。具体是哪4个字节，由MII_G_RT_CONN_HASH_PRU0/1[9:0] CONN_HASH_SEED寄存器配置的种子决定。这可以用于对IP五元组（源/目的IP、端口、协议）进行快速哈希。结果和有效位（CONN_HASH_VLD）在对应寄存器中查看。

注意事项：哈希种子的影响哈希种子（CONN_HASH_SEED）的初始值是0，但软件可以修改。对于一个固定的地址集合，改变种子会 drastically（极大地）改变哈希结果的分布。这意味着，如果你发现哈希冲突（多个不同的输入产生相同的哈希值）很严重，尝试更换一个种子可能会显著改善分布均匀性，提升查找表性能。这是一个在软件层面可以优化的点。

3. TX数据路径精讲：从PRU到物理线缆

TX数据路径负责将PRU核心或RX FIFO准备好的数据，按照以太网帧格式，加上必要的控制信息，通过MII接口发送出去。这个过程需要精确的时序控制和灵活的数据操纵能力。

3.1 TX数据路径的两种模式

TX数据路径提供了两种主要的数据输送模式，适应不同的应用场景：

1. PRU → TX L1 FIFO → TX MII端口：这是最常用、最灵活的模式。PRU核心通过写R30寄存器提供发送数据，通过R31命令接口控制发送动作（如推送数据、结束帧、插入CRC等）。PRU对发送过程有完全的控制权。
2. RX L1 FIFO → TX L1 FIFO → TX MII端口（直通模式）：在此模式下，接收到的数据不经过PRU处理，直接从一个MII端口转发到另一个MII端口。通过设置MII_RT_TXCFG0/1[9] PRE_TX_AUTO_SEQUENCEn = 1来启用。这对于实现简单的网络交换或镜像功能非常高效，因为完全绕过了PRU，延迟极低。

3.2 PRU控制的TX路径详解

在此模式下，数据从PRU的R30寄存器，经过TX L2 FIFO和TX L1 FIFO，最终到达MII TX端口。

3.2.1 TX L2 FIFO与数据推送

TX L2 FIFO是一个64字节深的缓冲区，它接收来自PRU的“Broadside”数据加载（一次可推送1到64字节），然后以稳定的速率喂给下游的40字节深TX L1 FIFO。这种两级FIFO结构有利于平滑数据流，避免因为PRU处理波动导致发送中断。

PRU通过R31[25] TX_PUSH16和R31[24] TX_PUSH8命令，配合R30寄存器来推送数据。具体推送多少位数据，还受到MII_RT_TXCFG0/1[11] TX_32_MODE_ENn模式的影响：

• 当TX_32_MODE_ENn = 0（默认，掩码模式）：
  • TX_PUSH8=1：推送R30[7:0]（一个字节）。
  • TX_PUSH16=1：推送R30[15:0]（两个字节）。
  • 此时，R30[31:16]被解释为发送掩码（TX MASK）。这是一个非常强大的功能，允许PRU混合发送自身数据和来自RX FIFO的数据。发送数据的计算公式为：TXDATA[15:0] = (R30[15:0] & MASK[15:0]) | (RXDATA[15:0] & ~MASK[15:0])例如，设置掩码为0x00FF，则R30的低字节会被发送，而高字节位置则发送来自RX FIFO的数据。这常用于实现帧的修改或桥接。
• 当TX_32_MODE_ENn = 1（32位模式）：
  • 仅支持32位推送（同时设置TX_PUSH8和TX_PUSH16？注意，根据表格，此时TX_PUSH8和TX_PUSH16的值是“X”不关心，由R30的位模式决定推送8、16或32位）。
  • R30[31:0]全部作为发送数据，无掩码功能。

重要提醒：TX_BYTE_SWAPn位在TX_32_MODE_ENn=0时影响掩码字节序，在TX_32_MODE_ENn=1时影响数据字节序。务必根据你的数据布局正确配置。

3.2.2 帧的构建与结束：CRC、EOF与错误插入

一个完整的帧发送，除了数据，还需要处理帧尾。

• CRC生成：PRU通常不自己计算CRC32。在发送完所有帧数据后，PRU需要依次发出两个命令：
  1. TX_CRC_HIGH：结束CRC计算，并将CRC值的高16位推入TX FIFO。
  2. TX_CRC_LOW：将CRC值的低16位推入TX FIFO。 硬件会自动在帧尾附加这4字节的CRC。注意：TX_CRC_HIGH命令发出后，需要等待至少6个时钟周期，CRC值才会就绪并被TX_CRC_LOW命令推送。
• 帧结束（EOF）：TX_EOF命令用于指示当前帧的最后一个字节已经写入TX L2 FIFO。这对于硬件正确识别帧边界至关重要。
• 错误插入：TX_ERROR_NIBBLE命令用于在帧中插入一个错误半字节，使该帧无效。TX_CRC_ERR命令则会在有效的帧校验序列（FCS）后附加一个特定的错误字节0xA5。

3.2.3 高级功能：VLAN标签处理与帧抢占

• VLAN标签插入与移除：通过配置MII_G_RT_TX_VLAN_TYPE_TAG_PORT0/1寄存器设置VLAN类型标识（默认0x8100），并通过TX L2控制寄存器（R18）的TAG insertion mode和VLAN removal位，可以在发送时自动插入VLAN标签，或在转发时移除VLAN标签。手册中的TX VLAN_TAG Cases表格详细列出了11种不同的输入输出组合，是配置VLAN处理的权威参考。
• 帧抢占（Frame Preemption）：这是用于TSN（时间敏感网络）的关键特性，允许高优先级的“快速”帧中断低优先级的“可抢占”帧的传输。其状态机比较复杂：
  • 可抢占帧：在推送第一字节数据前，需要设置PRE_FRAME位。
  • 分片：如果可抢占帧需要被中断，在最后一字节数据推入TX L2 FIFO后、TX L1 FIFO变空前，需要设置EOF_MCRC_REQ位，这会生成一个分片CRC并暂停当前帧。
  • 快速帧：可以在分片间隙发送。
  • 恢复与结束：发送最后一个分片或完整的可抢占帧时，在最后一字节数据推入后、TX L1 FIFO变空前，需要设置TX_EOF_REQ位来正常结束帧。
  • 关键规则：TX_EOF_REQ和EOF_MCRC_REQ不能同时设置。TX_EOF_REQ只能在最后一个分片或未分片的可抢占帧上设置。

3.3 直通模式（Bypass Mode）配置

当需要极低延迟的端口间转发时，可以使用直通模式。在此模式下，PRU仅作为“嗅探者”（snoop），可以通过轮询R31读取经过的数据，但不能干预转发流程。配置的关键是设置MII_RT_TXCFG0/1[9] PRE_TX_AUTO_SEQUENCEn = 1。

手册列出了几种合法的直通配置，例如：

• 配置1：端口1接收的数据，转发到端口0发送；同时PRU1��以嗅探端口1的数据。
• 配置3：端口1接收的数据，环回到端口1发送（自环测试）。

注意事项：在直通模式下，除了TX_RESET和RX_RESET，PRU的R31命令接口将被忽略。确保你的PRU固件不会在直通模式下尝试发送数据，否则可能导致不可预期的行为。

4. 核心配置选项与系统集成

4.1 前导码（Preamble）处理策略

前导码（7字节0x55 + 1字节SFD 0xD5）是以太网帧同步所必需的，但在数据转发或处理时，我们可能不希望它占用宝贵的缓冲区空间或PRU处理周期。MII_G_RT提供了灵活的前导码处理配置，由三个寄存器位协同控制：

配置组合建议：

• PRU构造并发送新帧：RX_CUT_PREAMBLE=1(忽略接收前导码)，TX_AUTO_PREAMBLE=1(自动生成发送前导码)。
• 直通转发帧：RX_AUTO_FWD_PRE=1(接收前导码直接转发)，TX_AUTO_PREAMBLE=0(不重复生成)。同时可能需要RX_CUT_PREAMBLE=0以确保前导码被接收逻辑看到。
• PRU修改并转发帧：情况较复杂。如果PRU需要处理的数据不含前导码(RX_CUT_PREAMBLE=1)，且发送时需要前导码，则必须设置TX_AUTO_PREAMBLE=1。

踩坑记录：使能TX_AUTO_PREAMBLE后，前导码和SFD会自动填充到TX FIFO中。这意味着你在计算要发送的帧长度和FIFO空间时，必须额外考虑这8个字节。如果忽略了它们，可能会导致TX FIFO溢出，造成帧发送不完整。务必在软件中预留这部分空间。

4.2 PRU与MII端口复用器配置

PRU_ICSSG的架构非常灵活，两个PRU核心（PRU0, PRU1）与两个MII端口（Port0, Port1）之间的连接关系是可配置的，并非固定绑定。这通过MII_RT_RXCFG0/1[3] RX_MUX_SELn和ICSSG_TXCFGn[8] TX_MUX_SELn等寄存器控制。

• 接收复用器：每个PRU核心的输入，可以选择来自RX_MII0或RX_MII1。这允许一个PRU监控或处理任意一个端口的数据。
• 发送复用器：每个MII TX端口的输入，可以选择来自TX_PRU0、TX_PRU1或另一个MII RX端口（用于直通）。这允许实现复杂的流量路由。

默认映射是：PRU0 -> TX1 / RX0； PRU1 -> TX0 / RX1。但在实现冗余网络（如HSR/PRP）或复杂的协议处理流水线时，修改这些映射是常见的操作。在修改映射时，一定要同步检查所有相关的配置（如过滤器寄存器索引PRU0/1、端口相关配置），确保逻辑一致。

5. 实战配置流程与常见问题排查

5.1 一个完整的RX L2过滤器（Type 1）初始化示例

假设我们需要在PRU0上启用一个Type 1 MAC过滤器，只接收目的MAC地址为AA:BB:CC:DD:EE:FF的帧。

1. 等待空闲状态：在配置前，通过轮询MII_G_RT_FT_RX_PTR_PRU0寄存器，确保其值稳定（不在变化），表示当前没有帧正在被过滤。或者等待一个RX_L2_DONE事件。
2. 配置过滤器规则：找到对应的Type 1过滤器配置寄存器组（例如MII_G_RT_FT1_0_CFG_PRU0等）。设置比较模式为“等于”，并在数据寄存器中填入目标MAC地址0xAABBCCDDEEFF。注意字节顺序（可能需交换）。
3. 配置过滤器掩码：如果我们想精确匹配整个MAC地址，掩码应设置为全1（0xFFFFFFFFFFFF）。如果只想匹配部分地址（如厂商前缀），则对应位设1，其余设0。
4. 设置过滤器动作：配置匹配后是接受帧、拒绝帧还是打上特定分类标签。这通常关联到RX_CLASS状态位。
5. （可选）调整起始位置：如果帧不是从默认的第1字节开始过滤，配置MII_G_RT_FT1_START_LEN_PRU0的FT1_START字段。
6. 激活过滤器：确保所有8个Type 1过滤器的配置在逻辑上就绪（即使有些未使用，也建议设置为不匹配任何地址的默认状态），然后通过触发事件或等待下一帧开始，所有过滤器将同时生效。

5.2 常见问题与排查技巧

1. 问题：PRU收不到任何数据，BYTE_RDY始终为0。

   • 排查：
     • 检查PHY链路状态和MII接口时钟（RX_CLK）是否正常。
     • 确认RX_MUX_SELn配置正确，PRU连接到了正确的MII RX端口。
     • 检查RX_CUT_PREAMBLE配置。如果设为1，但发送方发送了非标准前导码，可能导致SFD检测失败，整个帧被丢弃。
     • 使用示波器或逻辑分析仪抓取MII接口的RX_DV和RXD信号，确认物理层有数据到来。

2. 问题：数据字节顺序错误，例如MAC地址高低位颠倒。

   • 排查：这是最经典的问题。立即检查MII_RT_RXCFG0/1[5] RX_BYTE_SWAPn和MII_RT_TXCFG0/1[3] TX_BYTE_SWAPn的配置。对比PHY芯片的数据手册和你的预期字节顺序。一个快速的测试方法是发送一个已知的、非对称的测试帧（如0x1234），然后在PRU中读取R31，看结果是0x3412还是0x1234。

3. 问题：TX发送帧不完整，或CRC错误。

   • 排查：
     • FIFO溢出：检查是否在使能TX_AUTO_PREAMBLE后未在FIFO中预留8字节空间。监控MII_RT_TX_FIFO_LEVELn寄存器，确保在推送数据时FIFO未满。
     • CRC命令时序：确保在发送完所有数据后，先发TX_CRC_HIGH，等待足够周期（>6 clk），再发TX_CRC_LOW。最后发TX_EOF。
     • TX_EOF时机：TX_EOF必须在最后一字节数据（或CRC低字）推入TX L2 FIFO后，且在TX L1 FIFO排空前发出。过早或过晚都会导致帧异常结束。

4. 问题：Type 3内容过滤器始终不匹配。

   • 排查：
     • 起始字节错误：确认你的帧是否带有VLAN标签。如果有，Type 3过滤器的实际起始字节是17而不是13。使用FT_RX_PTR寄存器观察过滤器实际从哪个字节开始工作。
     • 数据对齐：确认你配置的64位比较模式，其数据在帧中的对齐方式是否符合预期。特别是当起始字节不是8的倍数时，需要仔细处理。
     • 过滤器未激活：确认在配置过滤器属性时，该过滤器处于非活动状态（没有帧正在被它处理）。在帧接收间隙配置最安全。

5. 问题：使能直通模式后，网络环路或性能异常。

   • 排查：
     • 配置冲突：确认没有同时使能TX_AUTO_PREAMBLE和RX_AUTO_FWD_PRE，导致前导码被重复添加。
     • PRU干扰：确保PRU固件在直通模式下没有错误地向TX FIFO写入数据或发送命令（除了RESET），这可能会破坏直通的数据流。
     • 端口映射错误：检查RX_MUX_SELn和TX_MUX_SELn，确保数据流是你预期的路径（例如Port0 RX -> Port1 TX）。错误的映射会导致数据发到错误的端口或形成逻辑环回。

调试这类硬件加速模块，除了仔细阅读寄存器手册，最有效的方法就是充分利用状态寄存器。MII_G_RT模块提供了丰富的状态位，如RX_CLASS、SA_HASH_VLD、TXL2ByteSentCount、RXVLAN Removal等。在PRU固件中定期查询或通过中断捕获这些状态，可以让你清晰地了解数据路径的实时情况，快速定位问题环节。