企业官网建设流程全解析

简介：这份面向PCB设计零基础学习者的PDF文档，围绕嘉立创EDA的使用习惯与自学路径展开，适合刚接触硬件设计、希望建立完整入门框架的初学者，也能为有一定基础的设计师提供经验参照。内容从项目与元件库管理切入，延伸至元件创建、封装查找与关联、原理图绘制（抄板）、模块整理、DRC检查，以及PCB设计中常见的间距规范，并补充电阻分压、限幅保护等硬件电路思维，帮助读者把零散操作串成可复用的设计流程。压缩包内共1个PDF文件，约2.05MB，篇幅集中、便于通读和按主题查阅。目前已有813人学习或下载，说明其在入门群体中具有一定参考价值。对于想少走弯路、系统梳理嘉立创EDA设计思路的读者，这份文档可作为入门阶段的路线图与检查清单，也可在练习时对照排查项目组织、封装管理和原理图检查中的常见遗漏。

1. 零基础自学PCB设计：先把建库、抄图和查错串成一条线

PCB设计零基础入门最容易翻车的地方，不是不会点菜单，而是顺序错了：先画原理图再回头补库，符号和封装对不上，网络标签一乱，后面DRC报错就像黑匣子。这份自学PCB思路笔记把新建工程、建元件库、找封装、抄原理图、查DRC串成一条可复现的线，重点不是教你背菜单，而是把每一步的检查点固定下来。它适合刚摸EDA的新手，也适合画过几块板但库管理混乱、返工多的人。拿到后别从头背，按一个最小项目跑一遍，把库字段和规则改成自己的习惯，后面画板会省很多返工。

2. 从新建工程到元件库：把零散器件收进一个可复用目录

PCB设计的第一道分水岭不是布线，而是工程和库。很多人打开EDA就急着放器件、拉线，结果同一个电阻在原理图里叫R1，在库里叫“新建元件1”，封装又是临时从别处复制来的，画到PCB阶段才发现焊盘号对不上。这份笔记把“创建项目文件”和“创建元件库”放在最前面，是为了让后面所有器件都有同一个来源。库不是仓库，它是你这次项目的约束条件：符号长什么样、引脚怎么编号、封装用哪个、位号前缀是什么，都在库里定死。先建库再画图，返工成本最低；先画图再补库，后面每一处修改都可能牵动原理图和PCB两头。

2.1 工程与库的目录约定

新建工程时，常见路径是“文件→新建→工程”，然后给工程起一个能看出用途和日期的名字。不要用“新建工程1”这种名字，过两周你自己都分不清哪块板是哪块。工程目录里我一般会先分几个子目录：原理图、PCB、库、数据手册、输出文件。库目录里再分“符号”“封装”“关联好的元件”三类。这样做的原因很实际：找封装时不用在系统库里翻半天，出Gerber时也不会把临时文件混进去。下面这张表可以直接抄成自己的目录约定，后面每个项目按这个骨架建。

创建元件库的路径常见是“文件→新建→元件库→起名字”。库名不要带空格和中文标点，用英文、数字、下划线。库建好后，先别急着画元件，先把字段表定下来。字段表不是形式主义，它决定了你后面找元件时能不能一眼看出“这个器件有没有封装、封装对不对、位号前缀是什么”。我一般会保留这几个字段：位号前缀、值、封装、制造商编号、备注。制造商编号可以空着，但封装不能空；备注里写“极性”“1脚方向”“不能替代”这类信息。下面这张字段表是给新手的最小版本，熟手可以按自己公司的规范加字段，但不要一上来加十几个用不上的字段。

新建元件时，路径常见是“文件→新建→元件→起名字”，画完要放进刚才建好的元件库，而不是留在临时页面。元件名建议用“类型_参数_封装”的格式，比如“电阻_10k_0603”“稳压器_3V3_SOT-23”。不要用器件型号直接当元件名，除非这个型号不可替代；否则后面换料时，原理图里全是旧型号，查起来很别扭。位号前缀也要在元件属性里设好，电阻用R，电容用C，芯片用U，连接器用J。位号前缀不统一，后面BOM和贴片坐标会乱。

提示：库名、元件名、封装名都不要用中文和空格。EDA对中文路径的兼容性时好时坏，导出Gerber时最容易出问题。

工程和库建好后，先做一个“空项目验证”：新建一张原理图，从自己的库里放一个电阻，看能不能调用；再新建一个PCB，看能不能把元件更新过去。这个动作只要两分钟，但能提前发现库路径没设对、元件没关联封装、工程没保存等问题。很多人跳过这一步，画到一半才发现库是只读的，或者封装预览是空的，那时候再迁库就很被动。

2.2 新建元件与封装关联的最小闭环

新建元件的完整闭环不是“画个矩形再加几根线”，而是“符号画对、引脚编号对、封装关联对、原理图能调用、PCB能更新”。这五步少一步，后面都会以奇怪的方式报错。具体操作可以按下面的顺序走：新建元件并命名；放入自己的元件库；画符号外框和引脚；设置每个引脚的编号和名称；在元件属性里选择封装；保存；在原理图里调用一次；更新到PCB看焊盘。这个顺序不要颠倒，尤其不要把“关联封装”留到最后，因为画符号时很容易把引脚号写错，越晚发现越难改。

画符号时，引脚编号和引脚名称要分清楚。编号是给PCB焊盘用的，名称是给读图人看的。比如一个芯片的1脚是电源输入，编号写1，名称写VIN；不要只写VIN不写1，否则关联封装时系统不知道这个引脚对应哪个焊盘。引脚编号必须和封装焊盘号一一对应，这是后面所有网络连接的基础。引脚电气类型能设就设，电源引脚设成电源，输入输出设成对应类型，不设也不会立刻报错，但ERC检查时少一层提示。隐藏引脚不要随便隐藏，尤其是电源和地，隐藏后原理图上看不见，查线时容易漏。

封装关联在元件属性里完成，不要在PCB里直接改焊盘来“凑”。在PCB里改焊盘，只影响当前这块板，库里还是错的，下次调用继续错。关联封装后，回到原理图放一个该元件，右键看属性，确认封装名不是空；再更新到PCB，看焊盘数量和引脚号是否对得上。下面这张表可以当最小闭环的检查表，每次新建元件都走一遍。

注意：新建元件后一定要在原理图里实际调用一次，不要只在库里看预览。预览只能看形状，调用才能验证引脚号和封装关联。

这一步做完，你的库就有了最小可用闭环。后面找封装、抄原理图，都是在这个闭环上做加法。库管理混乱的项目，通常不是缺工具，而是缺这个闭环：元件在库里，但没关联封装；封装在库里，但焊盘号和符号对不上；符号画了，但位号前缀是默认的U。把这些小问题在前面解决，后面画PCB时DRC报错会少很多。血泪经验是：库里的每一个“临时先这样”，都会在出板前变成一次返工。

3. 找封装不是搜到就用：型号、编号与库内另存的核对顺序

封装是PCB设计里最容易“看起来对”的环节。搜索框里输入一个型号，出来一堆相似封装，焊盘数量一样、外形差不多，直接另存为，画到最后发现引脚间距差0.5mm，板子回来焊不上。这份笔记里“找封装”的思路是对的：一般封装不自己直接画，先去元器件商城搜想要的器件，找到和原理图型号类似的，点数据下载看手册，再找合适封装，复制商品编号到系统库搜索，选中后右键另存为。这个顺序的核心不是“省事”，而是让封装来自器件手册和库，而不是来自你的记忆。

3.1 先搜器件再反查封装

先搜器件，再反查封装，原因是封装由器件决定，不是由外形决定。同样是SOT-23，不同器件的引脚定义可能不同；同样是8脚芯片，焊盘间距可能是1.27mm，也可能是0.65mm。正确的流程是：确认原理图上的器件型号和关键参数；去某元器件商城搜索该型号；打开数据手册，看封装图、引脚定义、焊盘尺寸；复制商品编号；在EDA的系统库里用编号搜索；找到对应封装后右键另存为到自己的库；最后把封装关联到元件。不要用“相似型号”直接套，也不要只看商品图，商品图的比例和实际焊盘不是一回事。

搜索时容易踩的坑是“首项陷阱”。搜索框第一个结果往往不是你要的封装，可能是同系列不同引脚数，或者同封装不同极性。点进去之前先看三个信息：引脚数、焊盘间距、极性标识。引脚数不对直接跳过；焊盘间距和手册对不上也跳过；有极性的器件看1脚标识在不在。下面这张核对表可以在另存为之前过一遍，花不了一分钟，但能挡住大部分封装错位。

提示：另存为时只保存封装也可以，但后面一定要在元件属性里把封装关联回去。只存封装不关联，原理图调用时仍然是空封装。

我见过一次典型的翻车：某开发者搜到一个“类似”封装，引脚数一样，外形也差不多，直接用了。画完PCB才发现焊盘间距比手册小0.5mm，手工焊接还能勉强搭桥，贴片过炉就虚焊。后来查库，发现那个封装是另一个系列的，商品编号只差一位。这个坑不是DRC能查出来的，因为DRC只查你设定的间距规则，不查封装和器件是否匹配。封装核对必须在建库阶段做，不能留给后面的DRC。

3.2 自绘封装与元件关联的检查点

有些器件在系统库里找不到，或者手册给的封装不标准，就需要自己画封装。自绘封装的步骤不复杂：新建封装并命名；按手册放焊盘；设置焊盘号；画丝印外框；画装配层外框；标1脚和极性；设原点；保存到自己的库；回到元件属性里关联。难点不在画，而在“焊盘号和符号引脚号一致”以及“原点和1脚方向一致”。焊盘号从1开始，和符号引脚编号一一对应；如果有散热焊盘，给它一个独立编号，比如9，并在符号里也加一个对应引脚，不要让它悬空。

画焊盘时，焊盘间距按手册推荐值，不要凭感觉拉。焊盘长度和宽度可以比手册本体略大一点，但不要大到相邻焊盘连锡。丝印外框要留出器件本体公差，不要贴着焊盘画。1脚标识要放在丝印上，装配层也放一个，方便贴片厂核对。原点一般放在器件中心或1脚，项目里统一一个规则，不要这个器件放中心、那个器件放1脚，后面做坐标文件时会对不上。下面这张表是自绘封装保存前的检查点，按顺序打勾。

注意：自绘封装改完后，不要只在封装库看，要回到原理图更新一次，再到PCB看焊盘。封装库里的预览和实际更新有时不是同一份缓存。

自绘封装最容易留下的后患是“在PCB里直接改”。比如布板时发现某个焊盘太短，直接在PCB里拉长，DRC也过了，但库里还是短的。下次再调用这个封装，问题重复出现。正确做法是回封装库改，保存，更新到PCB，再重新跑DRC。库是源头，板图是结果，改结果不改源头，等于把问题留给下一块板。这个习惯越早养成越好，后面做系列板时能省大量时间。

4. 抄板画原理图：网络标签、分区折线和模块自检

抄板不是抄外观，是抄连接关系。很多人拿到一块板或一张参考原理图，先把器件摆得和参考图一样，再一根一根拉线，最后图看起来很像，网络却连错了。这份笔记里“画原理图（抄板）”的步骤是：放置元件，根据给出的原理图连线；给端口添加网络标签，将各端口连接起来；整理各模块，加折线分区域设置折线样式；加文字说明；对应每个模块检查连线、引脚连接、电容电阻大小设置；检查DRC。这个顺序里最值钱的是“网络标签”和“模块自检”，它们决定了图能不能被别人读懂，也决定了后面PCB飞线是不是一团乱麻。

4.1 放置与连线：先网络标签后走线

放置元件时，先把位号、值、封装三件事确认一遍。位号可以自动编号，但前缀要对；值要按原理图填，不要用默认值；封装要在属性里能看到。放完一个模块的器件，先别急着拉线，先把网络标签加上。电源、地、使能、通信线这些跨模块的网络，用标签连接比拉长线更清楚，也更不容易漏。常见做法是：电源用电源符号，地用地符号，信号用全局网络标签，页内短连接可以用局部标签。标签名用英文大写，不要用中文，不要用空格，不要用“VCC1”“VCC2”这种看不出关系的名字。

网络标签的命名要有表可查。比如输入电源用VIN，系统3.3V用3V3，地统一用GND，使能用EN，I2C用SDA/SCL。不要一会儿写VCC3.3，一会儿写3.3V，一会儿写VDD，系统会当成不同网络，后面PCB里就不连。下面这张表可以当项目内的网络命名约定，画之前先定好，画的时候直接查。

提示：先加网络标签再连线，飞线会少很多。标签加完先跑一次ERC，看有没有单端网络和重名网络，再继续画。

连线时，引脚连接要按参考原理图的网络关系走，不要按器件摆放位置走。参考图上两个引脚画在一起，不代表它们必须连；参考图上隔很远，可能是同一个网络标签。抄板时最容易错的是“看起来连了”和“实际没连”：线画到引脚边缘但没吸附，DRC不报，网络却是断的。解决办法是连完一个模块就放大看引脚端点，确认线头落在引脚上，而不是落在引脚旁边。电源和地尤其要查，这两个网络一断，后面PCB全板都不工作。

4.2 折线分区与文字说明让图可读

原理图不是画给自己看的，是给后面的你、同事、板厂和调试的人看的。折线分区的目的不是好看，是把电源、控制、接口、模拟这些模块在视觉上分开，查线时能按区域找。常见做法是用折线把图分成几个区域，每个区域加一个文字说明，写清楚这个模块做什么、输入输出是什么、关键参数是多少。折线样式统一，不要一会儿粗一会儿细，一会儿红一会儿蓝。文字说明放在模块上方或左上角，不要压在器件和线上。

下面这张表是一个最小分区的例子，项目不同可以调整，但思路一致：先分功能，再写说明，再查线。

文字说明不要写“电源部分”“控制部分”这种空话，要写具体参数。比如“VIN 5V~12V，经稳压到3V3，最大负载300mA”“EN低有效，10k上拉到3V3”。这些信息在调试时比图本身还管用。折线分区做完后，整个图的可读性会明显不一样，后面查DRC报错时也能快速定位是哪个模块的问题。

4.3 模块级自检与DRC前检查

画完原理图，不要直接点DRC就完事。DRC能查连接性、单端网络、重复位号，但查不出“电容值选错了”“引脚号对应错了”“封装关联错了”。这些要在模块级自检里做。自检顺序我一般是这样：先看电源和地，每个芯片的电源引脚有没有去耦电容，地去向是否清楚；再看引脚号，特别是芯片的1脚、极性器件的正负、连接器的方向；再看网络标签，有没有拼写不一致、局部标签跨页失效；最后看封装，每个元件属性里封装是不是空的、封装名和器件对不对。下面这张表可以照着走。

注意：原理图阶段的ERC/DRC和PCB阶段的DRC不是一回事。笔记里把两处检查都叫DRC，落地时要分开看：原理图查连接关系，PCB查间距、线宽、焊盘。

模块自检做完，再跑全图DRC。DRC报错不要一键忽略，先看是哪一类：单端网络通常是标签没连上或引脚没接；重复位号通常是复制粘贴没改；封装为空通常是建库时没关联。把每一类错误改完再跑一次，直到清零。清零后不要马上布板，先把原理图导出一份PDF或截图存到工程目录，后面改图时能对比。这个习惯在抄板项目里特别有用，因为抄板经常要改连接，改着改着就忘了原来是什么样。

5. 画PCB与DRC排查：7.8mil间距报错背后的五条避坑记录

DRC不是敌人，它是板厂和调试前的最后一道检查。很多人看到“1到对象2距离为7.8mil，应该>=10mil”这种报错，第一反应是把规则改成7mil，DRC清零，继续布板。这样做的后果是板厂可能能做，但焊接和长期可靠性都留了隐患。7.8mil约等于0.198mm，10mil约等于0.254mm，差的不只是数字，是加工余量和焊接桥连的风险。这份笔记里提到这个报错，说明作者已经踩过“间距规则”的坑。正确的处理顺序不是改规则，而是先定位对象，再看能不能移线、改焊盘、调布局，最后才考虑规则例外。

5.1 间距规则与DRC报错的处理顺序

画PCB之前先把规则设好，不要边画边改。最小规则集包括：线宽、线间距、焊盘间距、过孔尺寸、铺铜间距、丝印到焊盘间距。新手项目可以先用默认规则，但要知道默认值是多少。常见默认线间距是10mil，线宽是6mil或8mil，过孔外径/内径按板厂能力设。规则不是越严越好，太严会导致布不通；也不是越松越好，太松会出加工问题。我一般会先按板厂的常规能力设一套，布板时遇到报错先不动规则，布完再统一看哪些报错必须改布局。

遇到“7.8mil应该>=10mil”的报错，处理顺序可以按下面走：第一步，双击报错定位到具体对象，看是走线到走线、走线到焊盘、焊盘到焊盘，还是丝印到焊盘；第二步，看这个对象能不能移动，优先移走线、调焊盘、改布局，不要先改规则；第三步，如果确实是封装焊盘本身间距不够，回封装库改焊盘，更新到PCB，再跑DRC；第四步，如果空间实在不够，必须放宽规则，记录放宽的对象和原因，布完再用默认规则全板复查一遍；第五步，出Gerber前把规则恢复成默认值再跑一次，确认没有漏网的。下面这张表是不同对象的处理优先级。

提示：规则是后悔药，不是绊脚石。改规则可以救急，但改完一定要记录，出板前用默认规则再跑一遍。

布板时还要注意线宽和电流的关系。信号线可以用细线，电源线要按电流加宽，地线尽量短而粗。新手最容易把所有线画成一样宽，结果电源线压降大、发热。常见做法是：信号线6~8mil，小电流电源线10~15mil，大电流按1A约20~40mil估算，具体看铜厚和温升。这个估算不是精确值，但比全部用6mil靠谱。铺铜时，地铜要连到地网络，不要出现孤岛铜；孤岛铜要么删掉，要么加过孔接地。DRC里铺铜间距报错，先看是不是铺铜太靠近走线，不要直接关铺铜。

5.2 五条踩坑记录：现象→原因→解决

下面这五条是PCB设计里高频出现的翻车点，每条按“现象→原因→解决”写。新手可以当检查表，熟手可以对照自己的习惯看看有没有中招。

第一条，7.8mil间距报错。现象：DRC报“1到对象2距离为7.8mil，应该>=10mil”，布板卡住。原因：默认间距规则是10mil，某根走线或某个焊盘与相邻对象只有7.8mil。解决：先定位对象，优先移线、调焊盘出线或改布局；如果是封装焊盘本身不够，回库改封装；确需放宽规则，记录对象和原因，出Gerber前恢复默认规则再跑一遍。不要一键把全板间距改成7mil，那样其他地方的问题也会被掩盖。

第二条，符号引脚号和封装焊盘号不一致。现象：原理图连得好好的，更新到PCB后飞线错乱，或者某个网络连到了不相干的焊盘。原因：自绘符号时引脚编号从0开始、跳号，或者封装焊盘号与符号不一致。解决：对照器件手册，把符号引脚号和封装焊盘号一一对应；回元件属性重新关联封装；更新到PCB；删除旧封装缓存；重新跑DRC。这个错误越晚发现越难改，建库时就要用检查表过一遍。

第三条，网络标签重名或跨页失效。现象：两个不同网络在PCB里被连在一起，或者该连的网络没连。原因：标签拼写不一致、大小写混用、局部标签跨页后作用域不对。解决：定一张网络命名表，全项目统一；跨页网络用全局标签；改完跑ERC，看单端网络和重名网络；在PCB里用网络高亮逐个确认。不要靠肉眼扫，标签多了肉眼一定漏。

第四条，改了封装但PCB没更新。现象：封装库里的焊盘已经改了，PCB里还是旧焊盘，DRC按旧焊盘跑。原因：元件属性里的封装没有重新选择，或者PCB用的是缓存。解决：回原理图，打开元件属性，重新选择封装；更新到PCB；如果有“从库更新”功能就用一次；删除旧封装缓存；重新跑DRC。改库不改关联，等于没改。

第五条，DRC清零但板厂反馈间距不足。现象：本地DRC全绿，板厂工程审核说某处间距小于加工能力。原因：规则被放宽过，或者DRC只查了部分对象。解决：出Gerber前把规则恢复默认，全板跑一次；对电源、接口、高压区域单独设规则并复查；把规则文件随工程一起存档，下次项目直接调用。DRC清零不等于加工没问题，规则本身要可信。

注意：每改一次规则或封装，都要重新跑全板DRC。不要只看当前报错消失，要看有没有引入新报错。

这五条里，第一条和第五条是一对：一个是不敢改规则，一个是乱改规则。我的习惯是：布板阶段可以临时放宽局部规则，但要在工程里记一条备注，出板前必须恢复默认规则跑一遍。这个动作看起来麻烦，但比板子回来发现间距不足要便宜得多。PCB设计里很多问题不是技术难度，是顺序和检查点的问题。

6. 进阶验证：用分压与限幅小电路练原理图、封装、板图一致性

学完建库、抄图、DRC，最好找一个小电路把整条链路走一遍，不要一上来就画复杂的板子。电阻分压加二极管限幅就是一个合适的练习：器件少、参数可算、原理图能看清、PCB上能练焊盘和走线。分压电路用来练“纸面算值—原理图填值—PCB看封装”，限幅电路用来练“极性、限流、钳位”。这个练习不追求功能多，追求的是每一步都能对上：纸面算出来的电阻值，原理图里是不是这个值；原理图里的封装，PCB里是不是这个焊盘；PCB里的网络，是不是和原理图一致。

6.1 电阻分压与二极管限幅的纸面核算

先选一个简单的分压目标：输入5V，输出约3.3V，给高阻抗输入用。按分压公式Vout=Vin×R2/(R1+R2)，取R1=10k、R2=20k，输出约3.33V。这个分压的输出阻抗约等于R1并联R2，约6.67k，不能直接带低阻抗负载，否则输出会被拉低。练习时要在原理图旁写清楚“仅用于高阻抗输入”，不要拿它直接给芯片供电。功耗也算一下：5V加在30k上，电流约0.17mA，功耗约0.83mW，0603电阻足够。下面这张表把纸面值、原理图值、PCB值列在一起，方便对照。

限幅电路可以这样练：信号串一个1k限流电阻，二极管正极接地、负极接信号，另一个二极管正极接信号、负极接3V3。这样信号高于3V3+0.7V时上二极管导通，低于GND-0.7V时下二极管导通，起到粗略钳位。限流电阻不能省，否则二极管可能过流。二极管选小信号型号，结电容不要太大，不然高速信号会失真。这个电路在原理图上只有几个器件，但能练到极性、网络标签、封装方向和DRC间距。

6.2 用检查表把一致性走一遍

小电路画完，按下面的检查表走一遍，重点不是“有没有画完”，而是“三处是否一致”：纸面、原理图、PCB。纸面算的值和原理图填的值一致；原理图里的封装和PCB焊盘一致；原理图里的网络和PCB飞线一致。检查表可以照着用，项目不同可以加项，但顺序不要乱。

提示：上电前先限流，先测分压输出，再测钳位。不要一上电就接负载，分压电路带不动负载很容易误判。

这个练习做完，你会对“库—原理图—PCB”的链路有肌肉记忆。后面画更大的板子，只是器件更多、模块更多，检查逻辑是一样的。从那以后我每次开新工程，都会先把库字段表和DRC规则放进工程目录，画完原理图先做模块自检，布完板出Gerber前再用默认规则跑一遍；这个习惯救过我两次。希望帮到你。

本文还有配套的精品资源，点击获取