企业官网建设流程全解析

简介：本资源为《微处理器系统结构与嵌入式系统设计（第3版）》高清PDF教材，面向电子信息、通信工程、自动控制及集成电路等专业的本科生与研究生，尤其适合作为嵌入式系统、微机原理课程学习及电科类院校研究生复试备考核心资料。全书系统讲解ARM内核微处理器的体系结构、指令系统设计、软硬件协同开发、嵌入式操作系统移植与SoC设计等关键技术，内容覆盖从逻辑电路到IP核设计的完整技术链，配套完整可编辑目录，便于精准定位章节与深入研读。资源为单文件PDF格式，大小96MB，OCR识别质量良好，文字可复制、搜索与标注，适合笔记整理与代码对照学习。目前已有839人下载学习，是理论扎实、工程导向明确的国家级规划教材，对毕业设计、课程设计及嵌入式研发入门具有强支撑价值。

1. 这不是一本“讲ARM的书”，而是一套能让你毕设答辩不卡壳、课设报告有骨架、面试被问底层时敢开口的嵌入式系统设计方法论

你手头这份《微处理器系统结构与嵌入式系统设计（第3版）》PDF，表面看是高校教材，实则是某高校“微处理器与嵌入式系统”课程组十年教学沉淀+数十个真实SoC项目复盘后凝练出的嵌入式系统设计工程手册。它不教你怎么点灯、跑个LED流水灯——那是开发板配套例程干的事；它直击学生在毕设/课设中最常踩的三个深坑：一写裸机代码就崩在异常向量表跳转上，二做最小系统时电源噪声导致复位不稳，三移植uBoot时卡在MMU初始化阶段死活进不了C环境。这本书从第3章控制器设计开始，就把“为什么这样连”“信号时序怎么算”“寄存器配置值怎么推”全摊开讲；到第10章嵌入式系统总体设计，直接给出基于ARM926EJ-S或Cortex-A8的硬件框图、启动流程图、内存映射表模板、甚至BSP层关键函数命名规范。它把“ARM架构”这个黑匣子，拆成了可测量、可调试、可画波形、可查datasheet的物理实体。适合谁？正在啃《ARM体系结构参考手册》却看不懂CP15协处理器寄存器含义的毕设同学；反复烧录固件失败、怀疑是晶振电路没起振但万用表测不出问题的课设小组；还有面试被问“中断响应延迟由哪些因素决定”时只能背概念、答不出cache miss和pipeline flush影响权重的应届生。这不是知识汇编，是带过完整项目的工程师，把当年自己调通第一块S3C2440最小系统的血泪经验，压进每一章习题和案例里的交付指南。

2. 总体架构设计：三层结构与四个模块的职责划分

这本书的骨架，是贯穿全书的“硬件-固件-软件”三层协同架构模型。它不把ARM内核当黑盒，而是从第3章微处理器设计开始，就明确划出三个逻辑层：最底层是物理实现层（含ALU、寄存器堆、数据通路、控制器），中间是指令执行层（含ARM状态机、异常处理流程、协处理器接口），顶层是系统集成层（含AMBA总线、外设控制器、存储器映射）。这种分层不是为了炫技，而是为了解决学生做毕设时最头疼的问题：当UART收不到数据，你得知道该先查物理层（TX引脚电平是否翻转）、再查指令层（UART寄存器是否被正确写入）、最后查系统层（中断向量表地址是否映射到正确位置）。书中第10章给出的典型嵌入式系统框图，就是按这三层展开的：CPU核心（ARM内核）居中，左侧是物理实现层的具象化——电源管理单元（PMU）、时钟发生器（CLKGEN）、复位控制器（RSTCTRL）；右侧是系统集成层的落地——NAND Flash控制器、SDRAM控制器、GPIO/UART/SPI等APB/AHB外设；上方是固件层的关键锚点——Boot ROM、SRAM（用于存放初始堆栈和向量表）、片上ROM（存放固化启动代码）。这种画法，让每个模块的输入输出、时序约束、电气特性都变得可追溯。

2.1 硬件最小系统：电源、时钟、复位、调试四模块的硬性设计边界

最小系统不是“能亮就行”，而是所有后续功能的物理基线。书中第10.2节对四个基础模块给出了明确的设计边界，这些参数直接决定你的板子能不能稳定运行：

• 电源模块：明确要求核心电压（VDD_ARM）纹波必须≤50mV（p-p），且需在VDD_ARM与GND之间并联0.1μF陶瓷电容+10μF钽电容，位置距芯片电源引脚≤5mm。这是为防止高频开关噪声耦合进内核，导致指令预取错误。某同学曾因只用了单颗100μF电解电容，导致系统在DMA传输大块数据时随机重启。

• 时钟模块：强调主晶振（如12MHz）必须使用CMOS电平驱动，且负载电容CL需严格匹配晶振规格书（如12pF±10%）。书中图10.7特别标注：若CL不匹配，起振时间可能超20ms，而ARM926EJ-S的POR（Power-On Reset）超时阈值仅15ms，直接导致复位失败。解决方案不是换晶振，而是调整PCB走线长度——缩短晶振到芯片间的走线，等效减小分布电容。

• 复位模块：指出手动复位按键必须加RC延时电路（典型值R=10kΩ, C=100nF），确保复位脉冲宽度≥100ms。原因在于：ARM内核要求复位信号在PLL锁定后仍维持至少2个时钟周期，而PLL锁定时间约50ms。若按键弹跳导致复位脉冲过窄，内核可能进入不可预测状态。

• 调试接口：明确JTAG链路上TCK信号上升沿必须单调（无回沟），建议在TCK线上串联22Ω电阻靠近目标芯片端。这是为抑制信号反射——某次实验室调试中，因TCK走线过长未串阻，示波器测得上升沿出现200ps回沟，导致J-Link频繁断连，耗时两天才定位。

提示：这四个模块的PCB布局，书中第10.2.5节附有检查清单（Checklist），包含“电源地平面是否完整”“晶振下方是否禁止布线”“复位电容是否紧贴芯片”等12项硬性条目，毕设答辩前务必逐条核对。

2.2 软件启动流程：从上电到main()的七步状态机与关键寄存器快照

很多同学以为“烧进Flash就能跑”，却不知ARM芯片上电后要经历严格的七步状态迁移。书中第10.5.2节将启动流程建模为状态机，并给出每个状态的关键寄存器快照，这是调试启动失败的黄金线索：

1. Reset State：PC=0x00000000（或0xFFFF0000，取决于BOOT MODE引脚），此时SPSR_svc=0x000000D3（SVC模式，IRQ/FIQ使能），但MMU=OFF，Cache=OFF；
2. Vector Table Setup：拷贝向量表到0x00000000（或重映射到0xFFFF0000），修改CP15寄存器c1（SCTLR）的I位（Instruction Cache）和C位（Data Cache）为0；
3. Stack Initialization：设置SVC模式SP寄存器，典型值SP=0x33F00000（指向SDRAM顶部）；
4. MMU Initialization：配置TTBR0（Translation Table Base Register），建立一级页表（1MB section），将0x00000000~0x3FFFFFFF映射为Strongly Ordered；
5. Cache Enable：置位CP15 c1寄存器的I/C位，此时需执行mcr p15, 0, r0, c7, c7, 0（Invalidate I/D cache）；
6. Branch to C Environment：跳转前执行mcr p15, 0, r0, c7, c10, 4（DSB barrier），确保所有cache操作完成；
7. main() Execution：此时MMU=ON，Cache=ON，PC指向C代码入口。

注意：若卡在第4步，用JTAG读取CP15 c2（TTBCR）寄存器，若值为0x00000000，说明页表基址未正确加载；若卡在第5步，用逻辑分析仪抓取CP15写操作时序，常见问题是未等待mcr指令完成即执行后续指令。

2.3 外设驱动开发：基于AMBA总线的寄存器级编程范式

书中第4章AMBA总线标准与第6章I/O接口的结合，形成了一套可复用的外设驱动开发范式。以UART为例，其驱动不依赖任何HAL库，而是严格遵循AMBA APB协议：

// UART寄存器定义（基于AMBA PCLK时钟域） #define UART_BASE 0x50000000 #define UART_RBR (UART_BASE + 0x00) // 接收缓冲寄存器（只读） #define UART_THR (UART_BASE + 0x00) // 发送保持寄存器（只写） #define UART_IER (UART_BASE + 0x04) // 中断使能寄存器 #define UART_IIR (UART_BASE + 0x08) // 中断识别寄存器 #define UART_FCR (UART_BASE + 0x08) // FIFO控制寄存器（写） #define UART_LCR (UART_BASE + 0x0C) // 线路控制寄存器 #define UART_MCR (UART_BASE + 0x10) // Modem控制寄存器 #define UART_LSR (UART_BASE + 0x14) // 线路状态寄存器 #define UART_SCR (UART_BASE + 0x1C) // Scratch寄存器 // AMBA总线访问宏：确保字节序与对齐 #define REG8(addr) (*(volatile unsigned char*)(addr)) #define REG32(addr) (*(volatile unsigned int*)(addr)) // 初始化UART（115200bps, 8N1） void uart_init(void) { // 步骤1：禁用UART（写0到LCR[7]） REG8(UART_LCR) = 0x00; // 步骤2：设置除数锁存（DLAB=1） REG8(UART_LCR) = 0x80; REG8(UART_RBR) = 0x03; // DIV_LO = 3 (PCLK=50MHz时) REG8(UART_THR) = 0x00; // DIV_HI = 0 // 步骤3：恢复LCR，设置8N1 REG8(UART_LCR) = 0x03; // WL=3(8bit), STB=0(1stop), PEN=0(no parity) // 步骤4：使能FIFO REG8(UART_FCR) = 0x07; // FIFO_EN=1, RX_FIFO_RST=1, TX_FIFO_RST=1 // 步骤5：使能接收中断 REG8(UART_IER) = 0x01; }

这段代码的关键，在于每一步操作都对应AMBA总线协议中的写事务时序：地址有效→写使能（PWRITE=1）→数据有效→等待PREADY=1。书中第4.1.3节明确指出，若未等待PREADY，直接写下一个寄存器，会导致总线挂起。因此，实际工程中应在REG8()宏内加入轮询PREADY的逻辑，或使用带握手的APB Bridge。

3. 核心模块实现：从指令流水线到异常处理的硬核落地

这本书最硬核的部分，在于它把教科书里抽象的“流水线冒险”“异常向量”“MMU地址转换”，全部还原成可调试、可测量的硬件行为。第3章指令流水线技术与第7章ARM编程模型的交叉印证，构成了嵌入式系统底层能力的试金石。

3.1 指令流水线：五级结构下的数据相关与控制相关的现场诊断

ARM7TDMI的五级流水线（F-D-E-M-W）不是理论模型，而是真实存在的硬件路径。书中第3.4节通过一个经典案例揭示其物理本质：当执行ADD R0, R1, R2后紧跟STR R0, [R3]时，若R0的写回（W）阶段未完成，STR指令在执行（E）阶段读取R0会得到旧值。这不是编译器bug，而是硬件流水线的数据相关（Data Hazard）。解决方案不是加NOP，而是利用ARM的转发路径（Forwarding Path）——书中图3.22明确标出：ALU输出可直接转发至ID阶段的第二操作数输入端。但转发有前提：STR指令的源寄存器必须是上一条指令的目标寄存器，且上一条指令不能是LDR（因LDR的写回在M阶段之后）。

常见翻车点：某同学在裸机程序中用LDR R0, =0x12345678加载立即数，后接STR R0, [R1]，发现存储值总是0。原因在于LDR R0, =imm被汇编器转为MOVW/MOVT伪指令，而MOVT的写回在W阶段，STR在E阶段读取时R0尚未更新。解决方法：在STR前插入NOP，或改用LDR R0, [pc, #offset]从文字池加载。

3.2 异常向量表：从0x00000000到0xFFFF0000的重映射实战

ARM异常向量表是调试的起点。书中第7.2.5节强调：向量表地址不是固定的，而是由CP15 c1寄存器的V位（V=0时向量表在0x00000000，V=1时在0xFFFF0000）和BOOT MODE引脚共同决定。某次毕设中，同学将向量表放在0xFFFF0000，但忘记在启动代码中置位V位，导致复位后PC跳转到0x00000000的非法地址，系统死机。书中给出的解决方案是：

; 启动代码片段：配置向量表重映射 MRC p15, 0, r0, c1, c0, 0 ; 读取SCTLR ORR r0, r0, #0x00000002 ; 置位V位（bit1） MCR p15, 0, r0, c1, c0, 0 ; 写回SCTLR MOV pc, #0xFFFF0000 ; 跳转到重映射后的向量表

更关键的是，书中第10.5.1节指出：向量表中每个向量（如reset、undef、swi）必须是ARM指令（非Thumb），且必须是B指令（相对跳转），因为向量表本身可能被重映射到任意地址。若误用LDR PC, =handler，则PC会加载绝对地址，导致跳转失败。

3.3 MMU地址转换：一级页表与二级页表的内存映射实操

MMU是嵌入式系统性能与安全的基石。书中第5.3.2节用一张表格清晰对比了一级页表（Section）与二级页表（Page）的适用场景：

实操中，某同学为映射0x50000000处的LCD控制器，错误地使用二级页表，导致TLB miss率飙升。书中第10.2.5节指导：外设寄存器必须用Device类型内存（TEX=001, C=0, B=0），且用一级页表映射，因为Device内存禁止cache和write buffer。正确配置如下：

// 一级页表项：映射0x50000000为Device内存（1MB Section） unsigned int *ttb = (unsigned int*)0x33F00000; // 页表存于SDRAM ttb[0x500] = 0x50000002; // bit[1:0]=0b10 (Section), bit[18]=1 (AP=11), bit[16:10]=0b0010000 (TEX=001, C=0, B=0)

其中0x500是0x50000000的高12位（0x50000000 >> 20），0x50000002的bit[1:0]=0b10表示Section描述符，bit[16:10]=0b0010000对应TEX=001（Device）、C=0（non-cacheable）、B=0（bufferable）。

4. 关键技术落地：从Bootloader移植到SoC协同设计的工程细节

第10章和第11章是本书的“交付层”，它不讲原理，只讲怎么做。特别是Bootloader移植和SoC协同设计，这两块内容直接对应毕设答辩中“你这个系统是怎么启动起来的？”“软硬件怎么配合实现功能的？”这类致命问题。

4.1 Bootloader移植：uBoot在ARM平台上的裁剪与定制

书中第10.6节以uBoot 2012.04为例，给出一套可落地的移植 checklist：

1. CPU初始化：修改cpu/arm_cortexa8/start.S，重点配置CP15寄存器：

   • c1（SCTLR）：关闭MMU（bit0=0）、关闭ICache（bit12=0）、关闭DCache（bit2=0）
   • c2（TTBR0）：设置页表基址（如0x33F00000）
   • c3（DACR）：设置domain 0权限为manager（0x00000001）

2. 板级初始化：在board/myboard/myboard.c中实现：

   • board_early_init_f()：配置时钟（如设置PLL倍频系数）
   • board_init()：初始化GPIO（如配置UART引脚复用）
   • dram_init()：填写gd->bd->bi_dram[0].start和.size

3. Flash驱动：若使用NOR Flash，需在drivers/mtd/nor/cfi_flash.c中添加芯片ID（如MX29LV160DB的0x2249）；若使用NAND，则在drivers/mtd/nand/下选择对应控制器驱动（如s3c64xx_nand.c）。

常见翻车点：某同学移植uBoot到S5PV210平台，系统卡在“Hit any key to stop autoboot”，但键盘无响应。排查发现：board_init()中未正确配置UART的GPIO复用寄存器（GPA0CON），导致TX引脚处于高阻态。解决方案：查阅S5PV210 datasheet，将GPA0CON[3:0]设为0b0010（UART function）。

4.2 SoC协同设计：IP核集成与软硬件接口定义

第11章的精华，在于它把SoC设计从“搭积木”升级为“建接口”。书中提出**硬件-软件契约（Hardware-Software Contract）**概念：每个自定义IP核必须提供三份文档：

• 硬件接口文档：定义寄存器地址映射、读写时序、中断信号极性；
• 软件驱动框架：提供ip_init()、ip_read()、ip_write()等标准函数原型；
• 测试用例集：包含边界值测试（如写入0xFF到控制寄存器）、压力测试（连续1000次读写）。

以一个自定义PWM IP核为例，书中第11.3节给出其契约范本：

软件驱动必须严格按此契约实现，否则硬件团队无法验证IP功能。某次课程设计中，A同学写的PWM驱动将PWM_DUTY写为32位值，而硬件IP只采样低16位，导致占空比始终为0。书中强调：契约文档的版本号必须与RTL代码版本号一致，这是协同设计的生命线。

4.3 软硬件协同验证：基于QEMU的快速迭代方法

书中第11.4节推荐一种低成本验证方案：用QEMU模拟ARM CPU，将自定义IP核用C语言建模，通过QEMU的-device参数注入。例如，为验证上述PWM IP，可编写pwm_model.c：

// pwm_model.c：QEMU设备模型 static uint64_t pwm_read(void *opaque, hwaddr offset, unsigned size) { PWMState *s = opaque; switch(offset) { case 0x00: return s->ctrl; case 0x04: return s->period; case 0x08: return s->duty; case 0x0C: return s->status; default: return 0; } } static void pwm_write(void *opaque, hwaddr offset, uint64_t value, unsigned size) { PWMState *s = opaque; switch(offset) { case 0x00: s->ctrl = value & 0xFFFF; break; case 0x04: s->period = value & 0xFFFF; break; case 0x08: s->duty = value & 0xFFFF; break; case 0x0C: s->status &= ~(value & 0x3); break; // 清标志 } } // QEMU注册代码 static const MemoryRegionOps pwm_ops = { .read = pwm_read, .write = pwm_write, .endianness = DEVICE_NATIVE_ENDIAN, }; static void pwm_realize(DeviceState *dev, Error **errp) { PWMState *s = PWM(dev); memory_region_init_io(&s->iomem, OBJECT(s), &pwm_ops, s, "pwm", 0x1000); sysbus_init_mmio(SYS_BUS_DEVICE(dev), &s->iomem); }

编译QEMU时启用此设备，启动命令为：qemu-system-arm -M versatilepb -kernel uImage -device pwm,addr=0x10000000。这样，软件团队可在无硬件情况下完成90%的驱动开发与测试，大幅缩短迭代周期。

5. 常见问题排查：启动失败、中断不响应、内存越界的五大玄学现场

嵌入式系统调试，一半靠逻辑，一半靠经验。这本书的“避坑指南”散落在各章习题和案例中，我把它浓缩为毕设/课设中最易翻车的五大问题，每条都按“现象→原因→解决”给出可执行方案。

5.1 现象：上电后LED不亮，JTAG连接失败，示波器测得晶振无波形

原因：晶振负载电容CL不匹配，或PCB走线过长引入过大分布电容，导致起振条件不满足（负阻不足）。
解决：

• 查阅晶振规格书，确认标称CL值（如12pF）；
• 在PCB上预留CL可调焊盘（如0402封装的10pF、15pF、22pF电容）；
• 用网络分析仪测晶振两端阻抗，若负阻<5x标称CL，则需减小CL值；
• 若无仪器，优先尝试CL=9pF电容（比标称值小25%）。

5.2 现象：uBoot启动后卡在“Starting kernel ...”，无任何输出

原因：内核镜像（zImage）加载地址与链接地址不一致，或ATAGS参数传递错误。
解决：

• 用arm-linux-objdump -h vmlinux查看内核链接地址（通常为0xC0000000）；
• 确保uBoot中bootm命令加载地址与之相同（setenv bootcmd 'tftp 0xC0000000 zImage; bootm 0xC0000000'）；
• 检查bootargs中mem=参数是否与实际SDRAM大小匹配（如mem=128M）；
• 用md.b 0xC0000000 100命令查看zImage头部，确认Magic Number为0x016f2818（ARM zImage标识）。

5.3 现象：UART能发不能收，LSR寄存器DR位（bit0）始终为0

原因：RX引脚未正确配置为输入模式，或外部上拉/下拉电阻缺失导致浮空。
解决：

• 查阅SOC datasheet，确认UART_RX引脚的复用功能寄存器（如S5PV210的GPA0CON[3:0]）；
• 用万用表测RX引脚对地电压，正常应为1.8V或3.3V（取决于IO电压），若为0V或VCC，说明上下拉失效；
• 在RX引脚与VCC间加10kΩ上拉电阻（针对3.3V系统）；
• 若使用电平转换芯片（如MAX3232），检查其供电是否正常（V+、V-电荷泵电压）。

5.4 现象：malloc分配大内存（>64KB）后系统崩溃，top显示内存不足

原因：Linux内核未开启CONFIG_HIGHMEM，或vm.min_free_kbytes参数过小导致OOM killer误杀。
解决：

• 编译内核时勾选High Memory Support (PPC/ARM)；
• 在/etc/sysctl.conf中添加：vm.min_free_kbytes = 65536；
• 用cat /proc/meminfo | grep -E "(MemTotal|HighTotal|LowTotal)"确认HighMem区域存在；
• 若应用需固定大内存，改用mmap()映射/dev/mem，而非malloc()。

5.5 现象：ADC采样值跳变剧烈，同一输入电压读数相差±200LSB

原因：ADC参考电压（VREF）受数字电源噪声干扰，或采样时序未满足hold time要求。
解决：

• 用示波器测VREF引脚，若纹波>10mV，需在VREF与GND间加10μF钽电容+0.1μF陶瓷电容；
• 查阅ADC datasheet，确认采样保持时间（tHOLD），在启动转换后插入足够NOP（如__asm__ volatile("nop");）；
• 若使用内部参考，改用外部精密基准源（如REF3025）；
• 对采样值做滑动平均滤波（窗口大小=16），代码中避免用float运算，改用定点Q15格式。

6. 毕设答辩验收：从代码审查到系统演示的六步通关技巧

答辩不是知识考试，而是工程能力的现场验证。我带过的每个毕设项目，最终验收都围绕六个可量化、可演示、可质疑的环节展开。这六步，就是你答辩时的“防翻车清单”。

6.1 代码审查：聚焦三类高危代码的静态扫描

答辩前，导师必查的不是功能，而是代码健壮性。我要求学生必须提交一份《代码风险自查表》，覆盖以下三类高危代码：

提示：某次答辩，A同学的ADC驱动在ISR中调用printk()，导师当场提问：“如果此时系统正执行kmalloc()，printk试图获取same lock，会发生什么？”——答案是死锁。从此我要求所有ISR函数名必须以xxx_isr结尾，并在函数开头加注释// NO blocking calls!。

6.2 启动日志：从U-Boot到内核的完整时序链

答辩时，导师会要求你展示“从上电到shell”的完整日志。这不是截图，而是带时间戳的串口日志，且必须标注关键节点耗时：

U-Boot 2012.04 (Jul 15 2023 - 14:22:33) // T0=0ms DRAM: 128 MiB // T1=12ms (DDR初始化) NAND: 256 MiB // T2=8ms (NAND检测) In: serial // T3=2ms (UART初始化) Out: serial // T4=1ms Err: serial // T5=0.5ms Net: dm9000 // T6=5ms (网卡驱动) Hit any key to stop autoboot // T7=20ms (总启动时间=50ms) Starting kernel ... // T8=0ms (内核入口) Uncompressing Linux... done, booting the kernel. // T9=150ms (内核解压) Linux version 3.0.8 (gcc version 4.5.1) // T10=200ms (内核启动完成) ...

这个时间链必须用逻辑分析仪或高精度示波器实测（如用UART的TX信号触发），不能靠肉眼估算。它证明你理解了每个阶段的硬件依赖关系。

6.3 外设功能演示：用示波器抓取真实信号波形

功能演示不是“点一下按钮灯亮了”，而是用示波器展示信号完整性。例如演示PWM：

• 展示通道1：PWM_OUT引脚波形，测量周期（如1ms）、占空比（如30%）、上升沿时间（<10ns）；
• 展示通道2：VCC电源引脚，证明PWM切换时电源纹波<50mV；
• 展示通道3：GND参考点，确认无地弹（Ground Bounce）。

若演示UART，必须抓取TX/RX差分信号（用双通道），测量波特率误差（<±2%）、起始位宽度、停止位宽度。这比任何PPT都更有说服力。

6.4 性能压测：用标准工具跑出可复现的Benchmark

答辩时，导师会问“性能怎么样？”。回答“很快”是无效的。必须用标准工具跑出数据：

• CPU性能：dhrystone（整数运算）、whetstone（浮点运算），单位DMIPS；
• 内存带宽：mbw -n 1000 -t 4（4线程，1GB数据），单位GB/s；
• I/O吞吐：dd if=/dev/zero of=/dev/mmcblk0 bs=1M count=1000 oflag=direct，记录1000+0 records out耗时；
• 实时性：cyclictest -t1 -p99 -i1000 -l10000，报告最大延迟（us）。

所有测试必须在相同环境（关闭CPU频率调节、禁用swap）下运行三次，取中位数。数据要放进答辩PPT的附录页。

6.5 故障注入：主动制造一个Bug并现场修复

这是最体现工程素养的环节。我要求学生在答辩前，

本文还有配套的精品资源，点击获取