企业官网建设流程全解析

精品专栏推荐：从零学会 CST 仿真全流程_一只豌豆象的博客-CSDN博客

版权声明：本文为CSDN博主「一只豌豆象」的原创文章，收录于「信号完整性」技术专栏，并同步发布于知乎同名专栏，转载或引用请附上原文出处链接及本声明。

目录

摘要

前言

一、Level tests 电平测试

1.1 Differential Mode - CK&WCK

1.1.1 Differential input slew rate for CK

1.1.2 Differential input slew rate for WCK

1.1.3 Differential input cross point voltage

1.1.4 Differential input peak voltage

1.1.5 Differential input voltage for CK

1.1.6 Differential input voltage for WCK

1.2 Single-ended Mode - CK&WCK&DQ

1.2.1 Single-ended input voltage for CK

1.2.2 Single-ended input voltage for WCK

1.2.3 DQ single input pulse

1.2.4 Single-ended mode input voltage for CK

1.2.5 Single-ended mode input voltage for WCK

1.2.6 Single-ended mode input slew rate for CK

1.2.7 Single-ended mode input slew rate for WCK

1.3 Overshoot/Undershoot

二、眼图测试（Eye diagram tests）

2.1 CS Rx mask test

2.1.1 Timing for CS Rx mask width at reference voltage - tCSIVW1 margin

2.1.2 Timing for CS Rx mask width at vCSIVW - tCSIVW2 margin

2.1.3 CS Rx mask height - vCSIVW margin

2.1.4 Timing for CS Rx pulse width - tCSIPW

2.1.5 CS Rx pulse amplitude - CS VIHL(ac)

2.2 CA Rx mask test

2.2.1 Timing for CA Rx mask width at reference voltage - tCIVW1 margin

2.2.2 Timing for CA Rx mask width at vCIVW - tCIVW2 margin

2.2.3 CA Rx mask height - vCIVW margin

2.2.4 Timing for CA Rx pulse width - tCIPW

2.2.5 CA Rx pulse amplitude - CA VIHL(ac)

2.3 DQ Rx mask test

2.3.1 Timing for DQ Rx mask width at reference voltage - tDIVW1 margin

2.3.2 Timing for DQ Rx mask width at vDIVW - tDIVW2 margin

2.3.3 DQ Rx mask height - vDIVW margin

2.3.4 Timing for DQ Rx pulse width - tDIPW

2.3.5 DQ Rx pulse amplitude - DQ VIHL(ac)

三、工程实操高频踩坑总结

四、全文系列总结

摘要

本篇为系列完结篇，覆盖 LPDDR5 物理层一致性电平类测试：差分 / 单端输入电压、边沿转换斜率、差分交叉点电压、差分峰峰值、过冲 / 下冲幅值与面积；同时完整解析 CS、CA、DQ 信号接收 Rx 眼图掩模测试，讲清每个掩模时序窗口、电压幅值指标，梳理工程测试高频踩坑点与测试调试建议。

前言

时序保证信号采样时间窗口，电平决定接收器能否正确识别高低逻辑。电平包含差分模式、单端模式两套指标；同时过冲 / 下冲会带来器件可靠性风险。而 Rx 接收眼图 Mask 是直接衡量 DRAM 接收引脚信号质量的综合判据，包含时序窗口、电压幅值双重约束。