企业官网建设流程全解析

简介：飞腾X100套片数据手册（V1.3）是飞腾信息技术有限公司发布的官方技术文档，面向从事服务器、存储、网络设备等硬件设计、驱动开发与系统调试的工程师，用于快速查阅X100系列套片的规格、接口与电源设计要点。压缩包仅含1个PDF文件，大小约9.7MB，便于随查随用。文档系统梳理产品标识、技术指标、电源管理、功能框图、封装与典型应用场景，并给出引脚列表、复用引脚说明、Pin Map及各外设接口信号定义，覆盖LPDDR4、PCIe、SATA、USB、I2C、SPI、QSPI、eDP、DP等关键接口，同时附术语表、相关文档与版本修订记录。其内容可帮助读者核对芯片能力边界、完成原理图与PCB设计检查、定位接口配置和供电方案问题，也可作为软硬件联调时的速查依据。目前已有4310人学习下载。

1. X100 套片数据手册 V1.3：一份能直接指导画板的硬件底稿

画一块以 X100 套片为核心的底板，真正让人返工的往往不是原理图画错，而是手上的手册版本和实际芯片对不上。X100 套片数据手册 V1.3 属于必须按版本阅读的那类文档：它把引脚列表、复用关系、每个接口的时序参数与 PCB 设计建议放在同一份文件里，从 PCIe、LPDDR4、USB、DisplayPort 一路排到 QSPI、I2C、UART、PWM，接口后面几乎都跟着“特性—信号描述—时序—拓扑—布线要求”这一套。它解决的是板级设计的依据问题：某个引脚能不能复用、AC 电容放哪、校准电阻取多大、不用时该接地还是悬空，都能在里面找到出处。适合硬件工程师、Layout 工程师，以及需要做接口适配和驱动调试的嵌入式开发者；不适合想找软件 API 手册的人，这份文件里没有寄存器位域。

2. 手册的骨架：从引脚表到接口章节，按什么顺序读

一份几百页的硬件手册，最容易犯的错是从第一页开始顺序读。它的信息密度分布极不均匀：第 1 章是产品级边界，第 2 章才是你每天要翻的部分，而第 2 章里真正决定成败的是每节末尾那几段 PCB 设计建议，偏偏它们排在最不起眼的位置。我一般的读法是倒着来——先锁定封装与引脚，再回头确认接口能力是否够用，最后才去抠时序和布线。

2.1 三层结构：电气指标、接口时序、PCB 建议各自的用途

手册第 1 章干的是“能不能选它”这件事：产品标识、技术指标、电源管理、功能框图、封装形式、典型应用场景、术语表和相关文档。摘要里提到的几个硬指标——最高频率、Cache 容量、LPDDR4 内存类型、内存带宽、外设接口清单、多种电源管理模式（静态电压调整、动态电压调整、低功耗）——都落在这一章。这一章的作用是快速判断，不需要逐字读，把技术指标表和功能框图看两遍，确认 CPU、GPU、内存控制、外设控制这几块的连接关系，再对一下封装形式（手册列出的是倒装球栅阵列与焊盘栅格阵列两类），选型阶段就够用了。

第 2 章才是主体。它按接口切分，每个接口的固定套路是：2.x.1 接口特性、2.x.2 信号描述、2.x.3 接口时序、2.x.4 拓扑结构、2.x.5 布线要求或 PCB 设计建议。这个顺序本身有讲究：特性决定你能不能接、信号描述决定你接哪几根、时序决定你按什么速率跑、拓扑决定你挂几个器件、布线要求决定你画多长多宽。跳过前两节直接看布线建议，是新手最容易踩的坑，因为你连这个接口支不支持你要的模式都没确认。

时序这一节要特别当回事。手册里有好几处专门修订过时序：V1.2 改了 LPDDR4 的速率时序参数表，V1.1 统一了第 5.4 节的边沿时间描述，V1.3 又调了 I2C 高速模式的成立条件。时序参数一旦更新，意味着旧版的裕量计算全部作废，尤其是做等长、做建立保持时间校核的时候，用错版本等于白算。

PCB 设计建议这一节，读的时候要带着“这条是硬约束还是推荐值”的判断。手册里写“建议”“推荐”的，通常是经验值，你有仿真能力可以偏离；写“要求”“须”的，比如校准电阻的精度、AC 电容的容值与位置，属于不满足就可能不工作的类型。把两类分开标注，后面做设计评审会省很多口舌。

2.2 把引脚列表转成可检索、可 diff 的表

2.1.1 引脚列表是整份手册 PDF 里最不适合在 PDF 里读的部分。几百行、每行七八列，翻页就断，想查某个引脚有没有被复用，只能靠 Ctrl+F 一列列试。我的做法是先把它抽成 CSV，导入表格软件，后面不管做引脚分配还是版本比对都在这张表上做。

常见做法是用 pdfplumber 抽表。它不是万能的，但对有表格线的三线表识别率还行，抽不出来再退回到按文本流正则切分。

import pdfplumber import csv import re SRC = "x100_datasheet_v1.3.pdf" # 手册原件，放在脚本同目录 PAGES = range(8, 30) # 2.1.1 引脚列表的实际页码区间，按你的 PDF 目录改 OUT = "x100_pinlist_v13.csv" rows = [] with pdfplumber.open(SRC) as pdf: for i in PAGES: page = pdf.pages[i] # 三线表没有竖线时，用 text 策略兜底 tables = page.extract_tables({ "vertical_strategy": "text", "horizontal_strategy": "lines", "min_words_vertical": 2, }) for tbl in tables: for row in tbl: cells = [re.sub(r"\s+", " ", (c or "")).strip() for c in row] # 丢掉空行和只有一列有值的标题行 if sum(1 for c in cells if c) < 3: continue rows.append(cells) # 表头单独维护，避免每页重复表头混进数据 header = ["pin_no", "pin_name", "type", "default_func", "alt_func1", "alt_func2", "power_domain", "note"] with open(OUT, "w", newline="", encoding="utf-8-sig") as f: w = csv.writer(f) w.writerow(header) for r in rows: w.writerow((r + [""] * len(header))[: len(header)]) # 列数对齐，缺的补空 print(len(rows), "rows ->", OUT)

这段脚本的逻辑很直白：遍历指定页，逐页抽表，清洗单元格里的换行与多余空格，再按固定表头补齐列数写出。几个参数值得说明。PAGES必须按你手上 PDF 的实际页码改，手册正文页码和 PDF 物理页往往差几页封面与目录，用阅读器看一眼起始页再填。vertical_strategy是关键，引脚表如果有完整框线就用lines，只有横线没有竖线时用text，靠文字间距推断列边界；识别串列了就调min_words_vertical，把它调大能让列切分更保守。encoding="utf-8-sig"是为了让表格软件直接认中文表头，省掉一次手动导编码。

抽完别急着用，先做两件事：行数对一下目录里标注的引脚总数，列对一下是否有整列错位。我吃过一次亏，某一页因为跨页续表，表头被当成数据行混进来，导致后面按引脚名匹配时多出一行幽灵数据，排查了半天。

2.3 复用引脚与“不使用时处理方式”的正确用法

2.1.3 复用引脚说明和 2.1.4 Pin Map 这两节，价值在项目前期最高。做引脚分配时不要边画原理图边查，先建一张资源分配表：左列列出所有要用的外设（比如一路 PCIe、两路 I2C、一路 QSPI、若干 GPIO），右列填候选引脚组，然后把复用冲突标红。同一组复用引脚被两个外设抢的情况非常常见，尤其是 GPIO 和低速接口挤在一起的时候，越早发现越省事。

2.1.2 不使用时处理方式这一节容易被整节跳过，但它是打样回来发现“某个功能莫名其妙不工作”的常见来源。手册对不同类型的引脚给了不同处理：有的要求接地、有的要求通过电阻拉到某个电平、有的可以悬空。这里没有统一规律，必须逐个接口对照信号描述去看。我的习惯是在原理图里给每个未使用引脚加一个网络标签，标注“按 2.1.2 处理”，评审时逐条核，避免 Layout 阶段有人好心把它们全接地。

还有一处细节：V1.2 的修订记录里提到删除了 2.19 节的 GPIO 中断内容。这意味着如果你手上是更早的版本，以为某个 GPIO 支持中断并据此设计了按键唤醒电路，换成新版本后这个依据就不成立了。凡是修订记录里出现“删除”字样的条目，都要回头确认自己的设计有没有依赖它。

2.4 术语表和相关文档怎么当索引用

1.7 术语和 1.8 相关文档这两节，很多人当成附录跳过。术语表的价值在于统一叫法——同一份手册里，某个信号可能在不同章节用不同缩写指代，做设计文档时口径不一致，后面跨部门沟通就是灾难。相关文档那一节则告诉你，哪些内容这份手册不负责，比如软件配置、寄存器定义通常在另一份文档里，别在这份文件里死磕找不到的章节。

顺带说一句，修订记录本身就是一份高质量的索引。V1.1 把 3.3V I/O 电压改成 2.5V、增加了 eDP 描述、修改了 I2S 拓扑图；V1.2 调整了 DP 其中一路的最大分辨率、修改了 LPDDR4 支持说明和速率时序参数、把台式机 PLL 的 VDDA 模拟电源从 S3 调整到 S5、删除了表 5-2 里 EFUSE_VQPS 的描述；V1.3 改了产品规格 TDP、增加 NPU 功能描述、修改 I2C 高速模式条件。这十几条，每一条背后都对应一类设计要改的地方，比从头读一遍有效得多。

3. 电源与时序先落地：电源状态、PLL 与 2.5V I/O 的连锁反应

板子画完调不起来，问题经常不在信号线上，而在电源域和上电顺序。X100 套片这一侧的坑集中在一处：手册在三个版本里连续改了电源相关内容，从 I/O 电平到 PLL 模拟电源挂靠的电源状态，再到电源状态转换控制描述的删除。跟着旧版画，原理图看着没问题，实测就是起不来或者待机功耗异常。

3.1 从 S3 到 S5：PLL 模拟电源挂错域的代价

V1.2 的修订记录里有一条很不起眼：将台式机 PLL 的 VDDA 模拟电源从 S3 调整到 S5。翻译成设计语言就是，这颗模拟电源在旧版手册里被归到了 S3 域，新版改成挂在 S5 上。如果你按 V1.0 或 V1.1 画图，把这路 VDDA 接到了 S3 域的电源轨上，那么在整机进入深度待机、S3 域断电而 S5 域仍带电的状态下，PLL 模拟电源的供电路径就和你以为的不一样了。

这类问题的排查难度在于现象不直接。表现往往是待机唤醒后某一路高速接口链路训练失败，或者时钟恢复慢半拍，你去查信号完整性、查眼图、查参考时钟，全都正常，最后才发现是电源域挂错。血泪经验是：凡是手册里出现电源状态编号的地方，画图时把每个电源引脚属于哪个域单独列一张表，不要靠记忆，也不要在原理图上只标网络名不标域。

同时注意 V1.2 还删除了 5.2 节电源状态中关于电源状态转换控制的相关内容。删除不等于不支持，更可能是这部分控制逻辑改由别的文档描述。设计上如果你原本依赖手册里某条状态转换的描述来做电源时序控制，换版本后要重新找依据，别拿着旧描述当规范。

还有一个容易忽略的点：边沿时间。V1.1 统一了第 5.4 节对边沿时间的描述。做电源时序控制时，各路上电的上升时间与相互间隔是有要求的，边沿时间定义一改，你原来算的延时窗口可能就不满足。我的做法是把上电时序做成可调——每路电源的使能信号留一个 RC 延时位或者接到可控的 GPIO 上，打样阶段用示波器抓实际波形再定参数，比在图纸上算准得多。

3.2 I/O 电压从 3.3V 改到 2.5V 之后，外围要跟着改什么

V1.1 最重的一条改动就是把 3.3V I/O 电压改成 2.5V。这不是文档笔误级别的修订，而是直接影响你选外围器件的硬约束。按 V1.0 设计的外围电路，凡是默认 I/O 电平 3.3V 的器件，换成 2.5V 之后都要重新过一遍。

具体要核三类东西。第一类是电平匹配。2.5V 输出驱动 3.3V 输入的器件，很多情况下 VIH 刚好卡在边缘，常温能通、高温或者批次差异就翻车。这类场景要么换器件，要么加电平转换。第二类是上拉电阻的去向。I2C、SMBus 这类开漏总线的上拉必须接到对应 I/O 域的电源上，不能顺手接到 3.3V 轨，否则总线电平被拉高，长期工作在超规格状态。第三类是输入耐压。有些器件的输入是 3.3V 容忍的，2.5V 域驱动没问题；有些不耐受，就必须串电阻或者加钳位。

判断方法很朴素：把手册里每个接口的 I/O 电压要求和你的物料清单对一遍，做成一张表，逐行打勾。别信“差不多能通”，这类问题在实验室往往表现为偶发通信错误，而不是直接不工作，最难查。

3.3 时钟频率配置与上电顺序的落地步骤

V1.2 在第 4.1 节增加了时钟频率配置的内容。这一节在实际项目里的用法是：先确认你的应用需要哪几档频率，再看每一档对外部晶体或时钟源的要求有没有变化，最后才决定 BOM 里放哪颗。

我一般按这个顺序走：

第一步，从功能框图和第 1 章技术指标里确认主频档位与对应的功耗区间，把最高频那一档的电流需求单独记下来，这决定核心电源的最大电流选型。

第二步，翻到 4.1 节看时钟频率配置的具体约束，重点看不同档位对参考时钟精度、抖动的要求是否一致。如果不一致，BOM 里就得按最严的那一档选晶振。

第三步，把 PLL 相关的模拟电源引脚单独拎出来，对照 3.1 节的电源域结论，确认它挂在哪条轨上、这条轨在目标低功耗状态下是否保持供电。

第四步，画上电时序图。核心电源、I/O 电源、模拟电源三类的上电先后与间隔，按手册描述来；手册没写死的部分，用可调延时兜住。

第五步，打样后用示波器逐路抓上电波形，量上升时间和相互间隔，和时序图对齐。这一步不要省，很多“第一次上电正常、冷启动偶尔失败”的问题，根源都在这。

3.4 电源状态相关的表格怎么读

手册第 5 章里的表格是最容易被当成背景资料的地方，比如表 5-2。V1.2 从这张表里删掉了 EFUSE_VQPS 的描述，说明这个信号的电源相关定义发生了变化。读这类表的方法不是背数值，而是搞清楚每一列的语义：这一列说的是哪个电源域、这一行描述的是哪个状态下的电平或电流、单位和测试条件是什么。

一个实用习惯是把表格转成“引脚—域—状态—要求”四列，只保留和你设计相关的行。剩下的内容不用管，手册覆盖的场景远多于单个项目实际会用的。这样一来，评审时别人问“这个引脚在待机时什么状态”，你能直接翻到自己整理的那张表，而不是现场翻 PDF。

4. 高速接口落地：PCIe、LPDDR4、USB/DP 的拓扑与约束

低速接口画错顶多是不通，高速接口画错是“能通但偶尔错”，而且错得毫无规律。手册在 PCIe、DDR、USB、DisplayPort、SATA 这几节给的 PCB 设计建议，是全篇最该逐字读的部分。这里不讨论信号完整性理论，只说手册里哪些条目是必须落到图纸上的。

4.1 PCIe：AC 电容、校准电阻与拓扑三件事

2.2 节的结构是接口特性、信号描述、拓扑结构、AC 电容与校准电阻要求、PCB 设计建议。这五节的顺序其实就是设计顺序。

先看拓扑结构。手册给的是点对点还是支持交换、能不能挂多级，直接决定你能不能加桥片或者扩槽。拓扑一旦定了，走线的分支和参考平面也就定了，后面再改成本很高。

再看 AC 电容。PCIe 的发送端串接交流耦合电容是标配，容值手册 2.2.4 会给，工程上常见的是百纳法级别（0.1µF），但这只是经验值，具体以手册标注为准。真正容易出错的是位置：电容要靠近发送端放置，且封装尺寸影响寄生参数，0402 和 0201 在高代际链路上表现不同。我的做法是在原理图上就把电容位置标注出来，Layout 阶段当成硬约束执行，不留给布线工程师自由发挥。

第三是校准电阻。2.2.4 节会给出精度和阻值要求，常见的是百欧级别、精度 1%。这个电阻看起来无关紧要，实际上它决定了发送端阻抗校准的基准，精度不够或者走线太长引入额外寄生，链路裕量就下来了。放置上要靠近芯片引脚，走线短、不打过孔，地回流路径要干净。

最后是 PCB 设计建议。差分对内的等长、对间间距、参考平面完整性、过孔数量，手册会给具体要求。这里有个判断原则：如果手册写的是“最大长度差”，那是硬约束；写的是“建议”，你可以根据叠层和板材做调整，但要有仿真或实测支撑。别把两者混为一谈，也别为了省一层板把参考平面挖断。

4.2 LPDDR4：速率分档、交换准则与校准电阻

2.3 节是整份手册里信息量最大的一节，因为它管的是内存，出错代价最高。它包含接口特性、信号描述、引脚分布、拓扑结构、交换准则、校准电阻要求、PCB 设计建议七个部分。

速率分档要看 2.3.1 和表 2-10。V1.2 明确修改了 LPDDR4 的支持说明和速率时序参数表。这意味两件事：一是支持的速率档位可能变了，二是同一档位下的时序参数可能收紧了。做等长和时序预算时，务必用 V1.3 的表，别拿旧版数字凑。工程上 LPDDR4 常见的档位在三千多到四千多 MT/s 之间，具体支持到哪一档、对应什么时序，以手册表格为准，不要凭经验套。

交换准则（2.3.5）这一节很多人看不懂就跳过，其实它解决的是“布线不方便时能不能换线”的问题。哪些信号对之间可以交换、哪些绝对不能换、交换之后软件侧要不要配合，手册会写清楚。实操建议是：Layout 前先确认交换规则，把可交换的组标出来，给布线留出空间；不可交换的（比如时钟、片选这类）在原理图上就锁定，避免后期返工。

校准电阻（2.3.6）对 DDR 尤其重要。这类电阻通常是百欧级别、精度 1%，作用是给内存控制器的驱动强度校准提供基准。它的位置和走线比电阻本身更关键：靠近引脚、走线短、不与高速信号并行、地焊盘可靠。我见过因为一颗校准电阻放在了板的另一侧、走线绕了半圈，导致高温下内存偶发读写错误的案例，换了三批颗粒都没用，最后是电阻位置的问题。

PCB 设计建议（2.3.7）里最该抠的是等长与分组。DDR 的等长不是所有线一起等，是按组内等长、组间给裕量的方式做。手册会给具体的组划分和容差，照着做就行。另外注意参考平面的处理，电源平面作为参考时噪声耦合更明显，能用地平面就用地平面。

4.3 USB、DP、SATA：走线红线与 PCB 建议的落地方式

USB 2.4 节、DisplayPort 2.5 节、SATA 2.6 节的结构基本一致，都是特性、信号描述、拓扑、PCB 设计建议。这三类接口的共同点是差分对 + 速率较高，处理思路相近，但各有各的红线。

USB 这一节要注意拓扑结构里的角色定义（主机还是设备）以及供电相关的引脚处理。V1.2 之前的版本在 2.21.2 里把“设备”改成了“芯片”的表述，这类措辞变化往往意味着描述对象从系统侧收窄到了芯片侧，读的时候要看清主语是谁，别把系统级要求当成芯片要求。

DisplayPort 是这几个版本改动最频繁的地方。V1.1 增加了 eDP 描述，V1.2 又修改了 DP 接口其中一路的最大分辨率。这意味着如果你按最早版本规划了双路高分辨率输出，换到新版本后可能有一路跑不到你要的分辨率。设计前必须按 V1.3 的接口特性表重新核算每一路的能力，尤其是做多屏或者高分辨率单屏的场景，别拿旧版的数字做产品定义。

SATA 这一节相对稳定，重点在拓扑与走线。差分对的参考平面、过孔数量、连接器处的走线处理，手册有具体要求。工程上常见的翻车是把 SATA 和 USB3 的差分对并排走很长一段，各自单独测都过，一起跑就出错。

三类接口通用的落地方法：先把每一路的差分对在叠层上分配好层，尽量走内层、上下都有完整参考平面；再把过孔数量写进布线约束；最后在评审时逐对核对长度差和间距。手册里的“布线要求”和“PCB 设计建议”两类措辞要区别对待，前者是必须满足，后者是可优化项。

5. 避坑与排查：五个按旧版手册画板会翻车的点

这一节记录的是版本迭代里最容易让人吃亏的几处。共同特征是：图纸上看着完全正确，问题在打样后才暴露，而且现象和根因隔得很远。

坑一：按 V1.0 设计了 3.3V 的外围电平

现象：低速接口（I2C、UART）常温通信正常，高温老化或者批量生产时出现偶发 NAK、误码，换板子也不一定复现。

原因：V1.1 已经把 I/O 电压从 3.3V 改成 2.5V，而外围器件、上拉电阻仍按 3.3V 域设计。开漏总线上拉到 3.3V 时，总线高电平超出 I/O 域的实际工作范围，短期内看不出问题，长期工作在超规格状态下裕量被吃掉。

解决：把所有上拉电阻的供电轨改到对应的 2.5V I/O 域；对 3.3V 输入器件逐颗核 VIH，卡边缘的加电平转换或者换料。改完之后重新做一遍高温通信测试，别只测常温。

坑二：以为某路 GPIO 支持中断，做了唤醒电路

现象：按键唤醒不灵敏，或者休眠后必须复位才能恢复。

原因：V1.2 删除了 2.19 节的 GPIO 中断内容。旧版手册里存在这条描述，被当成设计依据用在了唤醒电路上，新版本里这个依据不存在了。

解决：凡是修订记录里出现“删除”的条目，逐条确认设计是否依赖它。唤醒这类功能不要只依赖单一引脚，留一路可由其他外设触发的备份路径。软件侧同步确认中断源的配置方式是否变化。

坑三：QSPI 时序按旧版参数算，启动偶发失败

现象：冷启动时从上电到开始执行的这段时间不稳定，热复位反而正常，换了不同批次的 Flash 表现不一样。

原因：V1.2 修改了 2.7.1 节 QSPI 接口特性的描述，接口时序相关的边界条件跟着变了。按旧参数算出的建立保持裕量在新条件下不够，尤其是慢速 Flash 或者长走线的情况。

解决：按 V1.3 的 2.7 节重新核算时序，重点看时钟极性相位配置与采样点的关系；走线尽量短，必要时降一档初始启动速率，启动完成后再切到高速。批量前用不同批次的 Flash 各测若干片。

坑四：多屏方案按旧版 DP 分辨率做产品定义

现象：双路输出时其中一路跑不到标称分辨率，或者只能降刷新率。

原因：V1.2 修改了 DP 接口其中一路的最大分辨率。旧版数字偏乐观，产品定义阶段按旧数字算的带宽预算不够。

解决：按 V1.3 的 2.5.1 接口特性表重新核每一路的能力上限，把带宽预算重算一遍，尤其是同时点亮多路时的分配策略。必要时调整产品规格而不是硬扛。

坑五：I2C 高速模式没满足条件就上拉到了高速档

现象：总线在高速档下通信失败或者时好时坏，降到标准档就正常。

原因：V1.3 修改了 2.15.1 节 I2C 高速模式的成立条件。高速模式对总线电容、上拉阻值、电源电平都有额外要求，只把速率调上去不满足这些条件就会失败。

解决：按 V1.3 的条件逐项核对——总线电容是否超标、上拉阻值是否匹配、挂载器件数量是否超限。条件不满足就老老实实跑标准档，或者加总线缓冲/分离器。别指望靠调小时钟周期绕过去。

6. 把手册变成评审清单：版本 diff 与三项放行检查

前面几章讲的都是怎么读，最后说怎么让这份手册在项目里持续发挥作用。我的习惯是把它变成一个可以执行的检查动作，而不是一份存在共享盘里没人打开的 PDF。

第一件事是做版本 diff。手册每次改版，修订记录只给一句话，但影响面往往跨好几个设计模块。等长、阻抗、电平、电源域这些参数，改一个数字就可能让一批已经画的板子作废。我的做法是把新旧两版的引脚表和关键参数表都抽成 CSV（抽取方法见 2.2 节），排序后直接比对，只盯差异行：

# 两版引脚表按引脚名排序后对比，只看差异，输出到文件留档 diff <(sort x100_pinlist_v12.csv) <(sort x100_pinlist_v13.csv) > pin_diff_v12_v13.txt # 关键参数表同样处理，列数少，差异一眼能看出来 diff <(sort x100_param_v12.csv) <(sort x100_param_v13.csv) > param_diff_v12_v13.txt

这两条命令没什么技术含量，价值在于把“翻修订记录猜影响”变成“看差异行定位”。差异文件我会直接附在设计评审材料后面，谁改的、影响哪几块板、要不要返工，会上一次说清。

第二件事是三项放行检查，打样前必须过一遍：

第三件事是留一份“手册页码索引”。评审时最耗时的环节是有人问“这个依据在哪”，然后全场翻 PDF。我一般会在设计文档开头列十来条常用条目：引脚处理在 2.1.2、复用说明在 2.1.3、PCIe 校准电阻在 2.2.4、DDR 交换准则在 2.3.5、QSPI 时序在 2.7.3、I2C 高速模式条件在 2.15.1。写一次，整个项目周期都能省时间。

最后提醒一句关于版本的现实问题：这份手册的免责声明里写得很清楚，只提供阶段性数据，不保证准确与完整，且保留随时更新修订的权利。翻译过来就是，你手上这一版不是终点。从那以后我每次开新项目，第一件事不是画原理图，而是确认手上的手册版本号，把修订记录从头看一遍，再决定哪些旧结论还能用。这个动作五分钟，能省掉后面几周的返工。希望帮到你。

本文还有配套的精品资源，点击获取