企业官网建设流程全解析

简介：红鹰（RedHawk）用户指南是ANSYS公司推出的官方用户手册，面向数字后端与功耗分析工程师，核心解决全芯片（full-chip）静态和动态电源完整性（Power Integrity）分析问题。手册基于2021R1版本撰写，系统介绍了RedHawk在设计规划、设计开发、设计验证各阶段的应用方法，并对静态电压降分析流程与动态电压降分析流程进行了详细区分与说明，同时覆盖TCL命令接口、数据准备、结果检查等关键操作，帮助工程师建立从输入数据到电源网络评估优化的完整思路。资源包为单文件PDF文档，共1个文件，大小约11.73MB，目录完整，适合作为日常查询和系统学习的常备手册。该资源已有1813人学习下载，尤其适合正在开展低功耗设计、需要深入理解全芯片IR Drop与电源完整性分析的后端工程师参考。

1. 先把 RedHawk 讲清楚：这是数字后端 power 签核绕不开的家伙

做数字后端的工程师，到了 12nm 以下，谁没被 IR drop 恶心过几回？跑完 P&R，PR 工具说 DRC 干净、时序收敛，结果 power 分析一上，电压降直接让标准单元延迟多出来 20%，setup 瞬间翻车。RedHawk 就是 ANSYS（原 Apache Design）做 full-chip 静态和动态 power integrity 分析的那套工具，数字后端 power 签核基本绕不开它。它解决的问题很直接：静态 IR drop 看平均功耗下电源网络够不够硬，动态 IR drop 看时钟翻转那一瞬间电流尖峰会不会把电压砸出一个坑，顺带把 EM 也查了。这份 RedHawk User Manual（2021R1 版本）对应的是 RedHawk 的完整使用文档，适合刚接手 power 分析、或是从其他 PI 工具转过来的工程师照着搭流程。

2. 先分清 static 和 dynamic：两条 Flow 的启动顺序与 GSR 差异

2.1 静态分析与动态分析到底差在哪

RedHawk 把分析分成两条线：静态电压降分析和动态电压降分析。静态分析不考虑时钟翻转的时间信息，把每个单元当成一个平均功耗的负载，算出电源网络上每个节点的平均电流和电阻压降。动态分析则要引入时间维度——时钟沿到来时大量单元同时翻转，瞬间电流可能冲到平均值的几倍，这个尖峰在电源网络寄生电阻上砸出来的压降才是动态 IR drop。动态分析必须考虑封装模型、decap 电容和片上电网的谐振行为，因为电流尖峰的频率和电源网络的阻抗特性直接决定了压降幅度。

两条 Flow 的输入数据大体相同，但动态分析额外要求单元库里有 power 相关的时序信息（比如 ECSM 或 CCS 格式的 power 模型），否则没法算翻转瞬间的电流波形。静态分析对库的要求宽松很多，但别以为静态就简单——静态分析假设所有单元同时处于某种平均翻转状态，这个状态的设定（toggle rate、频率、占空比）直接决定结果，设错了静态 IR drop 也会低得离谱。

2.2 静态 Flow 的启动顺序

RedHawk 静态分析的启动顺序一般是：先做数据准备，把 DEF、LEF、Liberty、SPEF、APL 这些吃进来；然后做功率计算，算出每个 cell 的功耗；再做电源网络电阻提取，把 P/G 网格的寄生电阻抽出来；接着定义 pad 和封装参数，最后跑 RedHawk-S 静态 IR/EM 分析。每一步都有对应 TCL 命令，整个流程可以完全脚本化，跑回归方便。

# 典型静态 IR drop 分析流程（TCL 命令示例） read_lef -tech tech.lef ;# 工艺 LEF，包含布线层和 via 定义 read_lef -cell stdcell.lef ;# 单元 LEF，包含单元外形和 pin 位置 read_def chip.def ;# 布局布线后的 DEF read_liberty -timing -power stdcell.lib ;# Liberty 库，带 power 模型 read_spef chip.spef ;# 寄生参数 SPEF set_power_analysis -enable_vectorless_static true ;# 启用矢量无矢量静态分析 set_gsr -global_nets VDD VSS set_gsr -frequency 1000 ;# 时钟频率，单位 MHz set_gsr -distributed_toggle_rate 0.1 ;# 平均翻转率 run_power_calc ;# 功率计算 run_redhawk_s -type static ;# 运行 RedHawk-S 静态分析

这里-global_nets指定电源地网络名，-frequency的单位是 MHz，-distributed_toggle_rate是每个时钟周期内信号翻转的平均次数占比，0.1 表示平均每 10 个周期翻转一次。run_power_calc先算功耗，run_redhawk_s -type static才真正跑 IR/EM 分析。注意顺序不能乱——没跑功率计算就直接跑 IR，RedHawk 会报没有功耗数据。

2.3 动态 Flow 的启动顺序

动态流程比静态多几个前置步骤：先做单元特征化（如果库里没有 power 模型），再算功率、抽网络、设 pad/package 参数，最后才跑动态分析。动态分析的核心是事件驱动——要么用 VCD 文件给出真实的翻转活动，要么用矢量无矢量方式基于统计模型生成活动。

# 典型动态 IR drop 分析流程（TCL 命令示例） read_def chip.def read_lef -tech tech.lef -cell stdcell.lef read_liberty -timing -power stdcell.lib read_spef chip.spef set_power_analysis -enable_vectorless_dynamic true ;# 启用矢量无矢量动态分析 set_gsr -frequency 1000 set_gsr -distributed_toggle_rate 0.1 set_gsr -dynamic_ir_drop_window 20 ;# 动态分析时间窗口，单位 ns set_package -model rlc -r 0.01 -l 0.5 -c 10 ;# 封装 RLC 模型 run_power_calc run_redhawk -type dynamic

动态分析多了-dynamic_ir_drop_window参数，指定分析的时间窗口宽度。封装模型set_package -model rlc定义了从电源 pad 到芯片内部的寄生路径，R、L、C 的单位分别是欧姆、纳亨、纳法。窗口设太小看不到完整的电流尖峰，设太大仿真时间爆炸，20ns 对大多数数字设计是个合理起点。

2.4 两条 Flow 的输入差异与输出取舍

静态和动态输入文件大体相同，但差在关键几处：动态分析必须有带 power 模型的 Liberty 库（ECSM/CCS 格式），必须有可用的 VCD 文件或者可接受的 toggle rate 假设；静态分析可以用 APL 文件描述 block 级功耗，甚至是早期的 BPA（Block Power and Current Assignment）来做粗略估计。输出上，静态分析给出每个节点的平均 IR drop 和 EM 违反，动态分析给出每个节点在不同时间点的电压波形和最小电压点。

提示：如果你的库只有不带 power 模型的 Liberty，动态分析跑不起来。要么找库厂商要带 ECSM/CCS power 的版本，要么用 RedHawk 的单元特征化流程自己生成，但后者工作量不小。

3. 数据准备是第一个坑：rh_setup.pl 自动化、gds_setup.pl 与多 Vdd/Vss 域

3.1 推荐目录结构与 rh_setup.pl 自动化脚本

RedHawk 手册里明确推荐了一套目录结构，把工艺库、设计数据、结果分开存放。我自己用下来，这套结构确实能避免不少路径混乱问题。目录分成tech、design、lib、extracted、report几个区域，每个区域放对应类型的文件。数据准备阶段，RedHawk 提供了rh_setup.pl自动化脚本，它做的事情是帮你检查并生成一份完整的 GSR（Global Setup Requirements）配置文件，把文件路径、工艺信息、电源网络定义全部整理进去。

# rh_setup.pl 典型调用方式 perl rh_setup.pl -design chip.def \ -tech tech.lef \ -cell stdcell.lef \ -library stdcell.lib \ -spef chip.spef \ -output gsr.cfg

脚本会根据你给的输入自动生成一份 GSR 配置文件。-output指定输出文件路径，后续 RedHawk 启动时直接 source 这份配置就行。这个脚本的价值在于它帮你省掉了手工写 GSR 时最容易犯的路径错误和电源网络定义遗漏。

3.2 GDS2DEF 流程与 gds_setup.pl 的使用

当设计数据只有 GDS 而没有 DEF 的时候，需要用gds_setup.pl脚本配合 RedHawk 的 GDS2DEF 流程来生成 DEF。这个场景在接手第三方 block 或老设计时很常见——没有完整的 P&R 数据，只有最终版图。

# gds_setup.pl 典型调用方式 perl gds_setup.pl -gds chip.gds \ -lef tech.lef \ -cell stdcell.lef \ -layers gds_layers.map \ -output chip.def

-layers参数指定 GDS 图层到 LEF 层的映射文件，这个映射文件必须手工核对，因为不同代工厂的 GDS 层号定义不一样。脚本生成 DEF 后，还要检查 DEF 里的电源网络完整性——GDS 转出来的 DEF 经常丢电源 pin 的连接信息，这是后面 IR 分析结果异常的头号原因。

3.3 多 Vdd/Vss 域设计的额外要求

多电压域设计里，RedHawk 要求 Liberty 库语法里明确标注每个 cell 的 power pin 属于哪个 power domain。手册里专门列出了 LIB 语法差异：多 Vdd 域需要pg_pin定义里的pg_type属性，还要在 GSR 里用关键词指定各个电压域的网络名和电压值。APL 文件（Apache Power Library）是多电压域设计必备——它描述了每个 block 的功耗特性，包括静态功耗、动态功耗和电压依赖关系。AVM 配置文件则用来定义 voltage aware 的 library 视图。

# 多 Vdd 域 GSR 配置示例 set_gsr -global_nets VDD VSS set_gsr -additional_global_nets VDDIO set_gsr -voltage_domain VDD 0.8 set_gsr -voltage_domain VDDIO 1.8 set_gsr -power_domain PD_SOC VDD set_gsr -power_domain PD_IO VDDIO

-voltage_domain定义网络名和对应电压值，-power_domain把物理区域和电压域关联起来。多电压域设计里最常见的问题就是某个 block 的功耗被算到了错误的电压域上——电压设错，功耗和 IR drop 全错。

3.4 数据准备避坑指南：五个常见问题排查

问题一：DEF 导入后电源网络缺失现象：跑完 IR 分析，报告里某个区域电压降为 0，或者报出大量 open 错误。原因：DEF 文件里的-FIXED金属层没有和电源网络连接，或者 GDS2DEF 转换时丢了 via 连接。解决：用report_pg_net命令检查每个电源网络的连接情况，重点看 via 阵列和 strap 的连通性。我一般会在run_power_calc前先跑一遍verify_pg_connectivity，把 open 全部清完再做后续。

问题二：多 Vdd 域电压设错导致 IR drop 虚高现象：IR drop 结果整体偏大，连 core 区域都红成一片。原因：GSR 里-voltage_domain设置和 LIB 里pg_pin的voltage属性不一致。解决：逐个电压域核对 GSR 和 LIB 的电压值，用report_power_domain命令打印当前所有域的电压配置，再对照 LIB 里的定义。

问题三：rh_setup.pl 生成的路径在 Windows 上跑不通现象：脚本执行到 read_lef 时报文件找不到。原因：路径分隔符和转义字符问题。解决：统一用相对路径，或者在 GSR 里显式用正斜杠。命令行路径里的空格也要处理，我一般把设计数据放在没有空格的纯英文路径下，省得后面各种诡异问题。

问题四：动态分析报错没有 power model现象：跑run_redhawk -type dynamic时直接报 fatal error。原因：Liberty 库里没有 ECSM/CCS power 模型。解决：换带 power 模型的库，或者先跑库特征化。这个没有捷径，硬跑出来的动态结果就是玄学。

问题五：SPEF 文件里只有信号网络没有电源网络现象：IR drop 结果明显不合理，整体压降接近零。原因：SPEF 只包含了信号网络的寄生 RC，电源网络没有抽取。解决：确认抽取工具输出了 P/G 网络的 SPEF，或者改从 DEF 里直接提取电源网络电阻（RedHawk 提供extract_pg_rc命令）。这个坑一旦踩上，结果看起来"完美"但实际上什么都没算。

4. 功率计算与静态 IR/EM：矢量无矢量、VCD 和早期分析的取舍

4.1 功率计算的两种模式：矢量无矢量与事件驱动

RedHawk 的功率计算有两大模式：矢量无矢量（vectorless）和事件驱动（event-driven，基于 VCD）。矢量无矢量模式不依赖仿真波形，而是基于用户设定的频率、toggle rate 和 switching state 来估算每个 cell 的功耗。事件驱动模式则读取 VCD 文件里的真实翻转活动，精度更高，但要求 VCD 覆盖被分析的整个时间段，且 VCD 里的信号名要和设计里的一致。

# 矢量无矢量功率计算关键参数 set_gsr -frequency 1000 ;# 时钟频率 set_gsr -distributed_toggle_rate 0.15 ;# 平均信号翻转率 set_gsr -clock_toggle_rate 1.0 ;# 时钟网络翻转率 set_power_analysis -enable_vectorless_static true set_power_analysis -vectorless_mode probabilistic ;# 概率模式 run_power_calc

-distributed_toggle_rate是信号网络的默认翻转率，-clock_toggle_rate是时钟网络的翻转率。时钟网络翻转率一般设 1.0，因为时钟每个周期翻转两次；信号网络的翻转率则要看设计活跃度，0.1~0.2 是常见起点。-vectorless_mode probabilistic指定用概率统计方法计算功耗，而不是最坏情况估算——两种模式算出来的功耗可能差 30% 以上，签核时一般用概率模式。

4.2 VCD 驱动的功率计算设置

有真实仿真波形时，VCD 驱动模式更值得跑。RedHawk 支持在读入 VCD 文件后，按 VCD 里的翻转活动计算功耗。这里有个容易忽略的点：VCD 文件需要和设计层次对应，端口名和实例名必须匹配，否则 RedHawk 会报大量未映射信号。

# VCD 驱动功率计算设置 read_vcd -file sim.vcd -format vcd -hierarchy top/inst set_power_analysis -enable_event_driven true set_power_analysis -event_driven_type vcd set_gsr -vcd_time_scale 1ns ;# VCD 时间单位 run_power_calc -mode event_driven

-hierarchy参数指定 VCD 文件里信号所在的设计层次，这个必须和 DEF 里的层次一致。-vcd_time_scale告诉 RedHawk VCD 的时间单位——设错了，功耗结果整体偏大或偏小一个量级。这个参数单位错了很隐蔽，结果看起来合理但其实整体缩放了。

4.3 P/G 网格电阻提取与金属密度检查

功率计算之后是电源网络电阻提取。RedHawk 支持从 DEF 提取 P/G 网络寄生电阻，也支持读入 SPEF。提取前建议先做金属密度检查——如果某层金属密度过低，电源网络的等效电阻会异常偏高，IR drop 容易被高估。金属密度检查可以看每层金属的覆盖率，发现密度不够就要回到布局阶段补 strap。

# 检查金属密度 report_metal_density -layer M1 -layer M2 -layer M3 # 提取 P/G 电阻 extract_pg_rc -type mesh -output pg_rc.spf

-type mesh指定按网格结构提取，-output是提取结果文件。提取完成后可以用report_pg_resistance查看关键路径的电阻值，对比工艺文件里的方块电阻估算，能判断提取是否合理。

4.4 Pad 和 Package 建模：Package Compiler 与命令行人流程

静态分析的 IR drop 结果直接受 pad 和封装参数影响。封装模型决定了从 PCB 到芯片引脚的压降，pad 数量少了或者 bond wire 电感大了，IR drop 立刻恶化。RedHawk 提供 Package Compiler 工具辅助建模，命令行下则用set_package直接定义 RLC 模型。

# 命令行定义封装模型 set_package -model rlc \ -r 0.05 \ -l 1.2 \ -c 5.0 \ -pin VDD \ -return_path VSS

封装模型参数可以按网络分别设置，-pin VDD指定这套 RLC 参数对应的网络。注意封装模型只对动态分析有重大影响，静态分析主要看平均压降，封装电感的影响相对小。

4.5 早期分析 Methodology：BPA 与 Decap 估算

没有完整 GDS/DEF 的时候，RedHawk 提供早期分析流程：用 BPA（Block Power and Current Assignment）把每个 block 的功耗和电流分配到物理区域，然后估算需要多少 decap 才能把动态 IR drop 压到目标以内。这个流程在项目早期非常有价值——比等到 P&R 完成才回头看 IR drop 要省钱得多。

# BPA 早期分析流程 read_def floorplan.def read_lef -tech tech.lef -cell stdcell.lef set_power_analysis -enable_vectorless_dynamic true set_bpa_data -file block_power.csv -format csv set_gsr -decap_target 20 ;# 目标插入 decap 面积占比 run_bpa report_decap_estimation -report report/decap_estimation.rpt

-decap_target 20表示目标 decap 面积占 block 总面积 20%。BPA 分析输出每个 block 的 decap 需求量估算，这个数字在 floorplan 阶段帮助规划 decap 摆放区域。早期分析的意义在于把 power 问题提前暴露，别等到 P&R 完成才被 IR drop 打得措手不及。

5. 动态压降分析：矢量无矢量、统一时钟门处理与 RTL/门级 VCD

5.1 矢量无矢量动态分析的标准流程与假设

动态分析里，矢量无矢量模式是主力。它不依赖仿真波形，而是基于统计模型生成每个 cell 的翻转活动，再算出动态电流曲线。这个模式的优点是快，缺点是保守——统计模型假设最坏情况下的翻转同步程度，结果可能比真实场景高 10%~20%。

# 矢量无矢量动态分析标准流程 set_power_analysis -enable_vectorless_dynamic true set_gsr -dynamic_ir_drop_window 20 set_gsr -dynamic_ir_drop_step 0.1 ;# 时间步长，单位 ns set_gsr -dynamic_analysis_engine vectorless run_power_calc run_redhawk -type dynamic

-dynamic_ir_drop_step是仿真时间步长。步长太大会漏掉电流尖峰的细节，太小则仿真时间剧增。0.1ns 对大多数设计是合理选择，如果电源网络谐振频率较高，可能需要加密到 0.05ns。

5.2 统一时钟门处理：自动处理与手动干预

时钟门控（clock gating）是动态分析里最容易出问题的地方。门控时钟让 cell 的翻转活动集中在一小段时间窗口内，电流密度瞬间飙升。RedHawk 默认启用自动时钟门控处理，识别时钟门控单元并自动调整其下游 cell 的翻转时序。

# 时钟门控处理相关设置 set_gsr -enable_clock_gate_handling true set_gsr -clock_gate_mode automatic set_gsr -clock_gating_window 5 ;# 时钟门控窗口，单位 ns

自动模式下，RedHawk 会根据时钟门控单元的控制信号和时序关系，把下游 cell 的翻转集中到时钟有效沿附近。-clock_gating_window指定这个集中窗口的宽度。如果设计有特殊门控结构（比如多级门控），自动模式可能误判，这时需要手动指定某些实例的翻转窗口。

5.3 RTL VCD 驱动的动态分析

RTL 仿真得到的 VCD 文件没有门级单元的翻转信息，只有寄存器级信号变化。RedHawk 支持 RTL VCD 驱动的矢量无矢量动态分析：读入 RTL VCD 进行状态传播（state propagation），把寄存器状态映射到门级，再结合门级网表计算翻转活动。

# RTL VCD 驱动动态分析设置 read_vcd -file rtl_sim.vcd -format vcd -hierarchy tb/dut set_power_analysis -enable_event_driven true set_power_analysis -event_driven_type rtl_vcd set_gsr -enable_state_propagation true run_power_calc -mode event_driven run_redhawk -type dynamic

状态传播的关键是 VCD 里的信号名要和 RTL 代码里的寄存器名一致，否则传播断链，RedHawk 只能用默认翻转率填充，分析精度大幅下降。RTL VCD 分析输出的报告里会标注状态传播覆盖率，低于 90% 时结果可信度要打折扣。

5.4 门级 VCD 分析与 critical cycle 选择

门级 VCD 包含完整的门级翻转信息，精度最高，但数据量大，仿真时间长。RedHawk 支持门级 VCD 驱动的动态分析和 VCD critical cycle 选择——从长 VCD 里自动挑出电流最严重的时段进行分析，不用全片仿真。

# 门级 VCD 动态分析 read_vcd -file gate_sim.vcd -format vcd -hierarchy top set_power_analysis -enable_event_driven true set_power_analysis -event_driven_type vcd set_gsr -vcd_critical_cycle_selection true set_gsr -vcd_max_cycles 1000 ;# 最多分析的周期数 run_power_calc -mode event_driven run_redhawk -type dynamic

-vcd_critical_cycle_selection true让 RedHawk 自动分析 VCD 各周期的电流峰值，挑出最坏的周期集合来分析。-vcd_max_cycles限制最大分析周期数——超过这个数会自动截断。混合模式可以在同一次分析里同时用 VCD 和矢量无矢量——VCD 覆盖的区域用真实翻转数据，其他区域用统计假设。多比特寄存器单元在 VCD 分析里有特殊处理：RedHawk 会把多比特单元拆成独立 bit 分析，避免翻转信息合并导致误差。

5.5 动态分析结果怎么看：最小电压与电压波形

动态分析的核心输出是每个电源节点的电压随时间变化的曲线，以及最小电压点报告。重点看两件事：最小电压出现的位置和时间、电压恢复时间。位置告诉你哪里 decap 不够或网格太弱；恢复时间告诉你电源网络对电流尖峰的响应速度。恢复时间过长说明封装电感太大或片内 decap 太少，后续修复要么加 decap、要么调封装参数，看哪个成本更低。

6. 静态 IR 修复实战：从报告定位到加 pad、加 strap 的验证闭环

6.1 先读报告再动手：从报告定位 IR drop 热点

拿到静态 IR drop 报告，先看违反表的分布规律：是集中在某个角落，还是沿着某条电源主干呈带状分布？角落集中通常是该区域距离最近的 power pad 太远，电流路径过长；带状分布则多半是 strap 宽度不够或 via 阵列数量不足。RedHawk 报告里有每个违反节点的坐标、电压值和对应的电源网络，把这些信息标注到 layout 上再决定修哪里——不要凭感觉乱加 strap，加了半天可能没修到点上。

# 导出 IR drop 热点到文件 report_violation -type static_ir -format csv -output ir_violations.csv

导出的 CSV 里包含坐标信息，可以导入布局工具里可视化。修 IR drop 有个收益递减的规律：电源网络设计合理的情况下，少数几个热点补 strap 效果显著；如果违反面铺得太开，说明电源网络整体架构的问题，局部补丁治标不治本。

6.2 改 power pad 和加 strap 的顺序：先补路径再补面积

按我的习惯，修 IR drop 的顺序是先看 pad 位置和数量，再看 strap 和 via，最后才考虑加 decap。因为静态 IR drop 的本质是电流路径上的电阻压降，路径短了、宽了，压降自然就下来。

pad 位置不合理时，加 strap 只是缓解症状。比如 corner pad 离 core 中心太远，中心区域的 IR drop 会一直偏高，这时候优先考虑在中心区域附近加 pad，或者调整 bump 分配。加 strap 时优先加在电流密度最高的金属层——报告里有每个金属层的电流密度分布，找电流最拥挤的那层加宽。via 阵列也要同步检查，strap 加宽了但 via 不够，电流过不去，压降照样大。

# 加 strap 后重新提取并验证 extract_pg_rc -type mesh -output pg_rc_new.spf run_power_calc run_redhawk_s -type static report_violation -type static_ir -format csv -output ir_violations_new.csv

每改一轮都要完整重跑一遍提取、功率计算和 IR 分析。改一个 strap 不重跑提取就看效果是没用的——电源网络的电流分配是全局的，局部改动会影响周边电流路径。

6.3 电阻率敏感性分析：给 IR drop 结果留裕量

RedHawk 支持电阻率敏感性分析——把某层金属的电阻率乘以一个系数重新计算 IR drop，看结果变化多少。这个分析用来评估工艺偏差对 IR drop 的影响，金属厚度、宽度在制造时都有偏差，电阻率可能偏差 ±10%~20%。

# 电阻率敏感性分析 set_gsr -resistivity_sensitivity_metal M6 set_gsr -resistivity_sensitivity_factor 1.2 ;# 电阻率放大 20% run_redhawk_s -type static report_violation -type static_ir -format csv -output ir_violations_m6_1p2.csv

电阻率乘以 1.2 后 IR drop 结果如果仍满足约束，那设计就有足够裕量。如果不满足，就要回头加强电源网络——因为工艺偏差是真实存在的，宁可现在多花一点时间把 IR drop 压下来，也不要等芯片回来发现某些批次直接翻车。

6.4 一个容易被忽略的验证环节：重跑动态分析

静态 IR drop 修复完，闷头收工是很多人的习惯。但静态修复动过的 strap、via、decap，对动态 IR drop 也有影响——尤其加了 decap 的情况下，动态响应会变化。我一般会在静态修完后顺手重跑一次动态分析，确认动态 IR drop 没有因为结构调整而恶化。从那以后我每次改完电源网络都会强制走一遍静态 + 动态双验证，宁可多花半天时间，也不要流片回来才后悔。最终签核报告里，静态、动态、EM 三份报告一起看，任何一份亮红灯都要查清楚原因。希望帮到你。

本文还有配套的精品资源，点击获取