企业官网建设流程全解析

3kW两相交错全桥LLC，搭上小华半导体的HC32F334数字电源控制器，这套参考设计我在实验室里从头到尾跑了一遍，从谐振参数计算、电路选型到PWM配置、环路调试，踩了一些坑，也整理出一套可以直接复用的设计流程。做数字电源最怕的不是主电路算不对，而是控制环路和外设细节没想清楚就急着画板改板。这篇文章主要面向正在做通信电源、储能DC-DC、充电模块、服务器电源这类3kW级应用的工程师，内容围绕方案选型、谐振腔参数、数字控制实现和调试经验展开，尽量把每个关键选择背后的原因讲清楚。

1. 方案定位：为什么是“两相交错全桥LLC + HC32F334”

1.1 3kW功率级与LLC拓扑的匹配逻辑

3kW这个功率等级在电源行业里是一个很典型的分水岭。低于这个功率，反激、正激、半桥LLC甚至QR反激还都能各显神通；到了3kW，单级变换器的电流应力、磁性元件体积和散热成本开始暴露问题，传统的硬开关PWM变换器效率也很难做到95%以上。LLC谐振变换器凭借软开关特性成为这个功率段的主力方案：原边开关管可以利用励磁电感和结电容的谐振实现零电压开通（ZVS），副边整流管也容易实现零电流关断（ZCS），开关损耗大幅下降，整个系统可以往高频走，磁性元件体积相应缩小。

全桥LLC和半桥LLC的选择主要看输入电压和输出功率。半桥拓扑的开关管电压应力接近输入电压，变压器初级只承受一半输入电压的方波，适合输入电压较低或功率小于1.5kW的场景。到了3kW输出，初级电流大、输入母线往往达到400V级（PFC输出），全桥LLC的优势就很明显：每个开关管只承担一半的初级电流，变压器初级的方波幅值翻倍，匝比压力小，磁芯利用率更高，整体效率通常能比半桥高1到2个百分点。所以“全桥LLC”是3kW这个级别的主干拓扑，几乎没有悬念。

1.2 两相交错解决的核心痛点

单路全桥LLC做到3kW当然也能做，但有几个绕不开的问题。第一是输出电流纹波，3kW如果按48V输出就是62.5A，同步整流管的导通损耗和输出电容的纹波电流都很大；第二是热集中，整机功率集中在同一套磁性元件和功率器件上，散热设计需要做得很重的铝基板和风道；第三是磁性元件的体积，单套变压器和电感要做大一号，PCB布板时中间一大块都是磁芯，结构上不够灵活。

两相交错LLC的本质是把一个3kW模块拆成两个1.5kW子模块，两路输入并联、输出并联，控制上相位差180°工作。这样做有四个直接收益。纹波对消是最直观的：两路输出电流纹波是反相的，合成之后纹波幅值大幅下降，输出电解电容的RMS电流应力能降30%以上。热分布更均匀，两个1.5kW功率级的发热源分开，散热片和风道的设计压力小得多。单相故障时另一相还能维持半载输出，系统可靠性提升。磁性元件体积上也更灵活，可以用两个中小磁芯而不是一个巨大磁芯，整机结构可塑性更强。

代价也很清楚：两套全桥LLC的半桥单元一共需要8颗MOS管、两套谐振腔、两套变压器，BOM成本比单路高出约三成。控制上还要解决交错移相和相间均流问题。做数字电源的优势就在这里——HC32F334这类控制器可以通过PWM移相和环路算法解决硬件交错方案难以处理的均流和相位同步。

1.3 HC32F334在方案里的核心角色

小华半导体HC32F334是一颗专门面向数字电源和电机控制的高性能MCU，基于Arm Cortex-M4F内核，主频跑到了百兆级以上，内置浮点运算单元和三角函数硬件加速，处理双路PFM调频、均流环和通信协议时性能余量很足。这套参考设计选它的关键原因有三个：高分辨率PWM、灵活的ADC同步采样、以及完整的保护逻辑。

具体展开看，整套数字电源控制对外设的依赖核心是PWM发生器和ADC采样通道。HC32F334的HRPWM模块支持多路互补PWM输出，每路都能独立设置死区时间，频率和占空比可以在运行中在线更新，这正好满足LLC的调频控制需求。两路全桥LLC需要4对互补PWM（8个通道），加上移相180°的逻辑，HRPWM的架构完全cover得住。ADC方面，多路12bit/16bit ADC通道可以配合HRPWM的触发事件实现逐周期同步采样，输出电压、两路输出电流、输入母线电压、温度信号可以在同一个开关周期内完成采集，这是模拟电源方案很难做到的。

选择国产MCU做数字电源目前已经不是单纯为了降成本。HC32F334的HRPWM分辨率、ADC采样精度和硬件比较器保护链路已经能和同价位进口MCU对标，芯片供应稳定，参考设计也齐全，加上国内电源厂商越来越倾向于掌握底层固件能力，这类方案国产化趋势很明显。对做产品的人来说，一颗MCU能同时完成控制环路、均流、保护、通信四件事，外围模拟元件数量大幅精简，单板调试周期也能缩短。

2. 主电路设计：谐振参数与磁元件的完整计算过程

2.1 先定设计指标和额定工作点

拿到项目第一件事不是翻手册，而是把设计指标定死。这里我以一套典型的3kW DC-DC变换器为例说明计算流程，假设输入为PFC母线输出直流400V（波动范围380V~420V），输出电压100V，输出额定电流30A。实际项目如果是48V通信电源或者更高的光伏直流母线电压，只需按同样方法重新推算，变化不大。

每相功率是整个计算的基础：两相交错LLC每个子模块承担1.5kW，所以每相输出电流是15A。这直接决定了每相的等效直流负载：

Ro_phase = Vout / I_phase = 100 / 15 ≈ 6.67Ω

谐振频率fr我取100kHz。这个频率在当前功率等级下比较均衡：频率太高，磁性元件损耗和驱动损耗上升，对HC32F334的PWM分辨率要求也更高；频率太低，磁性元件体积压不下来。最大开关频率设定为200kHz，作为轻载和软启动的上限。变压器匝比按全桥LLC谐振点增益关系取整：

n = Vin_nom / (Vout + 2Vf) ≈ 400 / (100 + 1.5) ≈ 3.94，实际取4

全桥LLC工作在谐振频率附近时，变压器初级的方波电压直接通过匝比映射到次级，4:1的匝比很顺手。需要注意的是，这个匝比不是硬性约束，如果输出电压需求变化，比如目标是48V，匝比要重新选，谐振参数也会跟着变。

2.2 FHA等效法与K、Q值的选取逻辑

LLC谐振变换器的参数计算，工程上最常用的是基波近似法（FHA，First Harmonic Approximation）。思路是：谐振腔里的电压电流波形虽然是非正弦的方波驱动加上正弦化谐振电流，但真正传输有功功率的主要是基波分量，所以把方波用傅里叶展开取基波，把输出整流网络等效成一个纯电阻，整个变换器就能化简成一个标准的R-L-C谐振网络来算。

输出整流网络折算到原边的交流等效电阻公式：

Rac = (8 / π²) × n² × Ro_phase

代入n=4、Ro_phase=6.67Ω：

Rac = 0.8106 × 16 × 6.67 ≈ 86.5Ω

谐振网络的关键参数是两个无量纲数：电感比K = Lm / Lr，品质因数Q = Z0 / Rac（其中Z0 = √(Lr / Cr)）。K值决定增益调节范围：K越小，励磁电感越小，谐振腔能拉出的增益范围越大，但励磁电流增大，原边通态损耗上升；K越大，轻载效率好看，但频率范围不够宽，在全负载范围内难以满足输出电压调节。常用范围是4~8，我在这个设计里取K=6，兼顾频率调节范围和满载效率。

Q值主要影响增益曲线的峰值和斜率。Q越小，曲线越“尖”，增益范围大，但满载工作点过于贴近谐振点会引起波形畸变；Q越大，曲线越平坦，但峰值增益不够，低压满载时可能调不上去。对于全桥LLC，输入400V±5%这样的窄范围，Q取0.4左右是比较稳妥的。有了Rac和Q，谐振腔参数就可以直接解出来：

Cr = 1 / (2π × fr × Rac × Q) = 1 / (2π × 100k × 86.5 × 0.4) ≈ 46nF

Lr = 1 / [(2πfr)² × Cr] = 1 / [(6.283×10⁵)² × 46×10⁻⁹] ≈ 55μH

Lm = K × Lr = 6 × 55 ≈ 330μH

用这个结果反推谐振频率验证一下：fr = 1/(2π√(Lr·Cr))，代入55μH和46nF，正好落在100kHz附近。谐振电容46nF在100kHz下的交流电流峰值大约为初级电流基波有效值乘以频率相关因子，实际选型要用金属化聚丙烯薄膜电容，按电流有效值留1.5倍以上裕量。

2.3 变压器设计：匝比、磁芯与气隙的实际取舍

变压器核心参数是匝比n=4，励磁电感Lm=330μH。这里有个很多新手容易忽略的细节：LLC变压器的励磁电感不是一个“自由设计”的参数，它是为了满足死区时间内ZVS条件而定的。励磁电流必须足够大，才能在死区时间内把开关管输出电容（Coss）上的电荷抽走，实现零电压开通。励磁电流越大，ZVS越容易实现，但是原边导通损耗同步上升，所以Lm的取值是ZVS范围和效率之间的折中。

具体到磁芯选型，1.5kW/100kHz这个工作点，用PQ5050或者EE5546这类中等尺寸磁芯，按AP法粗算磁芯面积乘积约在6~8cm⁴量级，窗口绕得下初级次级线圈即可。初级匝数不是从匝比公式直接倒推的，而是由磁芯截面积和最大磁通摆幅决定。对于100kHz全桥LLC，磁通摆幅ΔB控制在0.15~0.2T比较安全，太高磁芯损耗压不住，太低初级匝数过多导致铜损上升。

Lm=330μH这个值通常需要开气隙才能得到。磁性材料的磁导率很高，相同的绕线匝数在没有气隙时Lm往往是mH级，达不到设计要求。开气隙后Lm下降，同时也让磁芯更容易饱和，所以需要精确控制气隙长度，比如在PQ5050中柱磨0.5~0.8mm，绕完再实测微调。我的建议是把谐振电感Lr做成外置独立电感，不要试图“让变压器漏感刚好等于55μH”。漏感值受绕组结构影响很大，批次一致性差，量产很难保证，外置电感虽然多占一点PCB面积，但参数的稳定性和调试的方便程度完全值回票价。

2.4 功率器件选型和损耗粗略估算

原边开关管在全桥LLC中承受的电压应力约等于输入母线电压400V，加上关断瞬态尖峰，选650V的CoolMOS或者国产超结MOS管就可以留出足够安全裕量。电流方面，每相全桥的初级电流有效值按功率1.5kW估算，谐振电流峰值大约在6~8A，但开关管选择不能只看稳态电流，还要看封装热阻和Qg大小。8颗MOS管分布在两相全桥上，每颗管子分摊的通态损耗并不高，实际设计时热瓶颈往往在驱动损耗和开关瞬态上，建议选择Qg在30~60nC区间的管子，用10~20Ω的栅极电阻可以压住振铃，又不至于牺牲太多开关速度。

副边整流方案有两种选择：二极管整流或者同步整流。3kW/100V输出，如果用二极管整流，每相输出15A，两个整流管的压降损耗大约是2×0.5V×30A=30W，整机效率直接被拖低1个百分点。换成同步整流，在100kHz频率下用低Rdson的MOS管，副边导通损耗可以降到10W以内，效率提升明显。代价是副边需要额外的驱动电路和时序控制，HC32F334的PWM通道数量够用，给副边同步管专门的驱动信号是可行的。

谐振电容选型要重点看额定电流和温升。46nF/100kHz下，谐振电流的有效值粗略估计在5~8A，这个电流密度对薄膜电容是不小考验。选电容时先看datasheet里100kHz下的允许电流，然后考虑多个电容并联扩容，同时注意PCB走线到谐振电感之间的路径要短而宽，否则寄生电感会引入额外的高频振铃。我在调试中遇到过谐振电容发烫到70°C以上的情况，最后发现是有效值电流超出电容额定导致，换成C0G材质或者更大封装后就压下来了。

3. 数字控制实现：HC32F334外设配置与环路设计

3.1 HRPWM配置：互补输出、死区时间与180°移相

HC32F334的HRPWM外设是整个数字电源控制的执行机构，配置顺序我建议按照“频率调制→死区→移相→故障保护”四步来。

频率调制是LLC数字控制的核心。与传统PWM的占空比调节不同，LLC是恒定占空比50%，通过改变开关频率来改变增益，所以软件里需要调整的是PWM定时器的周期值，而不是比较值。HRPWM支持运行中在线更新周期寄存器，意味着我们可以用电压环输出直接映射为PWM周期值，实现PFM控制。映射关系要提前算好：100kHz对应1/100k=10μs，200kHz对应5μs，频率越高周期值越小。控制上频率范围限制在满载100kHz到轻载200kHz之间，防止频率跑飞出安全区域。

全桥LLC需要两对互补PWM驱动同一相全桥的四个管子，加入死区时间保证上下管不同时导通。死区时间依管子而定，我用的超结MOS管关断延迟约40ns，开启延迟约20ns，死区先设200ns，在示波器上观察全桥中点波形确认谐振切换正常后再微调。死区太短，上下管直通炸机风险；死区太长，谐振电流在死区内的非线性行为加剧，效率下降。配置好第一相后，第二相需要把相位整体偏移半个周期。HRPWM在主定时器基础上可以直接配置相位偏移值，软件里把第二相PWM的同步起点设为第一相周期的一半，就能实现精确的180°交错。

3.2 ADC采样同步：决定环路质量的关键细节

数字电源里ADC采样时序往往比环路算法本身更影响性能。LLC的开关管高频切换会在电源线上产生共模噪声，如果ADC采样时刻正好落在开关瞬态附近，采到的电压和电流值会带入大量噪声，环路控制精度直接变差。

HC32F334的ADC支持由HRPWM事件触发同步采样，这是最推荐的做法。在PWM周期中点（即全桥开关管动作结束后的稳定区间）设置一个定时器事件，触发ADC对输出电压、输入母线电压、两相输出电流和温度进行采集。这样每次采样点都落在开关周期内电气噪声相对小的位置，采样值重复性和稳定性都会好很多。

软件上建议对采样值做简单的均值滤波或者中值滤波。我习惯用一种轻量级的滑动窗口：每个开关周期采一次，连续累加8次后取平均作为控制环输入，这样可以滤掉随机噪声，又不会引入过大的控制延迟。输出电压环路的带宽通常在几百Hz到几kHz，8个周期的延迟约80μs，对环路稳定性的影响可以接受。

电流采样用低边采样电阻或者电流互感器都可以。两相交错的均流控制需要分辨出两相各自电流的差异，所以每相输出电流都需要单独采样通道。采样电阻的温漂误差是均流精度的大敌，建议用低TCR的锰铜电阻或者霍尔传感器。

3.3 控制环路设计：电压外环、均流内环与Burst轻载逻辑

LLC的控制对象是频率，频率变化到输出电压变化的传递函数是非线性的，但工程上在不超调的前提下用经典PI控制就够用。电压外环的误差计算为参考电压减去输出电压采样，PI输出映射到PWM周期值。PI参数的整定可以在满载和半载条件下分别跑阶跃测试，先调比例系数，再加积分系数，避免一开始就追求响应速度而让频率在谐振点附近大幅摆动。

均流环节是两相交错方案里最需要花精力的部分。理想情况下两相参数一致，相位差180°，输出电流自然相等。但实际上两颗变压器漏感和谐振电容容差会有几个百分点的差异，整流管压降也不同，这两相电流会明显不均衡，严重的甚至一相跑到7~8A而另一相只剩5A。数字控制解决这个问题的思路是比较两相电流采样值，计算平均值，如果某一相电流高于平均值，就把该相的开关频率略微调高，让该相增益下降，输出功率减小。调节步进要小而稳定，避免两相电流发生振荡。

轻载Burst模式是另一项必备功能。LLC在空载或者10%负载以下时，即使把频率推到200kHz上限，输出电压还是会缓慢上升，因为谐振腔在极轻载下几乎没有能量消耗。这时需要进入间歇工作模式：维持输出电压在滞回区间内，当输出电压低于下阈值就开启PWM工作一串周期，高于上阈值就关闭PWM进入睡眠状态。HC32F334的PWM可以软件使能/失能，Burst控制的实现不复杂，关键是正确估计开启的周期数和滞回窗口宽度，窗口太宽导致输出电压纹波大，太窄导致频繁开关引起噪声。

4. 调试验证：从开环到闭环的完整过程与问题排查

4.1 开环调试：把主电路和PWM配置先跑通

上电第一步永远是开环调试，千万不要直接闭环跑满载。我的做法是先用低压直流电源给母线供一个几十伏的电压，取消负载或者接轻载，让HC32F334输出固定频率的PWM，然后逐项检查驱动波形、全桥中点电压、谐振电流和输出电压。

检查项主要看三点。驱动波形是否干净，上下管的门极电压有没有米勒平台处的毛刺，死区时间内两路门极信号有没有交叠；全桥中点电压方波的幅值是否正确，死区的时间内谐振电流的流向是否让体二极管续流；谐振电流波形是否接近正弦，有没有明显的台阶或畸变。

开环调试里最常见的坑是第一相和第二相的移相方向搞反了。如果两相没有交错而是同相工作，输出纹波不但没有抵消反而叠加，效率降低，输出电压噪声变大。判断方法很简单：用示波器两个通道同时看两相的下管门极信号，应该相差半个周期。此外还要确认一个细节：两套全桥LLC输入是并联的，如果两相不是同时启动，启动瞬间会互相倒灌电流，所以软件里要让两相PWM同步释放，不能一先一后。

4.2 闭环调试：PI参数整定与软启动配合

开环波形确认无异常后，切换到低压闭环模式，逐步升高母线电压。此时电压环的PI参数先给一组保守值，比如比例增益0.2，积分时间常数30ms左右，这时候系统响应会慢，但不容易振荡。然后施加20%负载，观察输出电压是否稳定在目标值，再用示波器看PWM周期值的波形，如果周期值在剧烈摆动，说明环路增益过大，需要减小比例或者增大积分时间常数。

软启动的调试要和环路整定放在一起做。LLC谐振腔如果直接从100kHz瞬态工作点启动，在输出电容未充电时等效负载接近短路，启动冲击电流会非常大，容易损坏开关管和电容。我的做法是从最高频率200kHz开始，以固定斜率降低频率，每1ms降低一个频率步进，让谐振腔增益从最低点逐渐升高到接近额定工作点。这里的斜率算法要能跟电压环无缝衔接：当输出电压还没有接近目标值时，用软启动斜率计算频率，一旦输出电压进入目标范围，马上切到闭环PI输出，过渡要平滑，不能出现频率阶跃。

4.3 常见问题速查：实测中遇到的典型故障和处理方式

实际调试过程中问题千奇百怪，但大部分集中在那几个环节。我把这段时间遇到的典型问题整理成一个速查表，方便后续做同样方案的人快速定位。

鲁棒性方面还有两个容易被忽视的点。第一是PWM频率更新和ADC采样的竞态问题：如果软件在ADC中断里直接修改周期值，而该周期值正被当前PWM周期使用，会导致一个周期频率突变，极端情况会震荡一个周期。处理方法是双缓冲模式，或者设置一个“下一周期生效”标志位。第二是故障保护的优先级：过流、过温、输入过压/欠压这些故障信号要直接连接到HRPWM的硬件刹车输入，不经过软件处理，这样即使MCU跑飞，功率级也能在几微秒内安全关断。

最后分享一点经验：数字电源调试时，不要在控制算法里堆太多特性。先保证最基础的PFM电压环跑稳，再加均流，再加Burst，一层层往上叠。HC32F334资源很充足，但每一步修改都要在示波器上留有对应波形的记录，否则出了问题根本不知道该查哪里。这套3kW两相交错全桥LLC方案最终实测满载效率在96.5%左右，纹波表现和热分布都比单路方案明显更稳，后续如果要扩展三相交错或者加通信接口，MCU的资源和参考设计架构也都能继续沿用。