企业官网建设流程全解析

玻璃芯技术，先进封装里最值得盯的一波新变化

这几年做高速链路和先进封装的人，多少都听到过 GCT 这个词，也就是 Glass Core Technology，玻璃芯技术。这东西说起来并不玄乎——把传统封装基板中间那一层有机树脂芯层换成玻璃片。但真正上手评估一圈你会发现，换的不只是材料，而是从设计规则、加工工艺到可靠性验证方法整条链路的地基调整。最近我花了不少时间整理各家玻璃芯方案的公开资料，也跟进了一些样品实测，这篇文章就是把 GCT 玻璃芯技术的几个核心要点掰开揉碎，包含材料怎么选、通孔怎么做、金属化为什么难、翘曲怎么控，以及实操中躲不开的坑，给正在评估这类方案或者想在新项目里引入玻璃基板的同行做一个参考。

1. 为什么要把基板“芯”换成玻璃

1.1 传统有机基板被卡在哪

先说清楚一件事：我们平常用的 ABF、BT 这类树脂基板并不是不能用了，而是在某些场景里确实到天花板了。有机基板的问题主要集中在三个方面。

第一，材料损耗。以 ABF 类载板为例，它的介电常数 Dk 大概在 3.2 到 3.8 范围，介质损耗因子 Df 通常在 0.005 到 0.01 之间。对于 10Gbps 以下的应用完全够用，但到 56Gbps、112Gbps SerDes 这一档，插损预算越来越紧，每一厘米走线损耗都要精打细算。树脂体系本身的 Df 就摆在那里，再叠加上玻璃纤维、填充物带来的额外损耗，高频段非常吃亏。

第二，铜箔粗糙度。为了保证铜箔和树脂之间的附着力，常规有机基板会把铜箔表面做粗化处理，Rz 动辄两三微米以上。到了毫米波频段，趋肤深度可能只有零点几微米，信号绝大部分电流都在铜箔表面这一层薄薄的区域里跑。表面粗糙度一大，电流路径被强制拉长，导体损耗急剧上升。更麻烦的是，这个效应对供应商工艺参数极其敏感，换一批铜箔或者换一次粗化药水，插损可能会飘出预算。

第三，翘曲和尺寸稳定性。有机材料模量低、热膨胀系数大，常规 BT 的 CTE 在 12 到 16 ppm/K 范围。做小封装没问题，做到 50 毫米以上的大面积 2.5D 封装，或者往高层数叠，回流焊温度一上来，基板翘曲就非常难控制。翘曲大了，芯片贴装良率下降，焊点可靠性也受牵连。之前很多团队做大尺寸封装，最后瓶颈往往不在设计上，而是在翘曲和材料稳定性上。

那是不是可以用硅中介层来替代？硅中介层在电性能、热匹配上确实好，但它本质是晶圆级工艺，成本高、尺寸受限于光罩和晶圆，而且超大面积硅中介层本身就脆、容易裂，材料成本加工成本两头都高。于是大家开始寻找中间的平衡点，这就是玻璃芯进入视野的核心逻辑——它想在性能和成本之间，找一个比有机基板更稳、比硅中介层更便宜的落点。

1.2 玻璃芯到底解决了什么问题

玻璃芯最吸引人的几个特性，我认为是它同时命中了材料损耗、翘曲、成本三大痛点。

先看损耗。玻璃的介质损耗因子可以做到 0.003 到 0.005 这个区间，比常规树脂明显低。虽然玻璃的介电常数大约在 5 到 6，比 ABF 高，这点对阻抗设计有一点点压力，但高频损耗不仅仅看 Dk，更关键的是 Df 和导体损耗。低的 Df 搭配极低的表面粗糙度，使得玻璃芯在高频段的综合损耗明显优于有机基板，部分场景能逼近硅中介层的水平。

再看机械刚性。玻璃的杨氏模量在 60 到 80 GPa 这个量级，比常规树脂高出好几倍。拿同样厚度、同样面积的基板做翘曲对比，玻璃芯表面铜箔对称分布时，翘曲量可以压得非常低。热膨胀系数还可以通过玻璃组分调整，从低 CTE 的 3 ppm/K 左右一路调到高 CTE 的 9 到 10 ppm/K。这种可调性意味着，设计者可以根据芯片和 PCB 的热膨胀情况，在中间做缓冲匹配。

最后看成本潜力。玻璃原材本身不贵，也不需要硅晶圆那种复杂的长晶工艺，理论上大板玻璃加工的面积可以比硅晶圆更大。一旦 TGV（玻璃通孔）和金属化工序的良率跑顺，玻璃芯在大面积 2.5D 中介层场景的成本优势是非常明显的。

不过也要说公道话，玻璃芯不是没有代价。它的脆性是先天的，抗冲击能力不如有机板；它的介电常数比 ABF 高，叠层阻抗设计需要重新走一遍仿真；它的通孔加工、金属化附着都是新课题，良率爬坡需要时间。所以 GCT 从来不是为了推翻有机基板而出现的，它更像是在特定的高价值场景里补位。

1.3 GCT 到底是给谁准备的

如果今天你做的产品还停留在低速、单颗封装、常规 PCB 互连的阶段，玻璃芯对你的意义不大，不必为了追热点去换方案。真正值得关注玻璃芯的，是下面这几类场景。

最典型的就是高端计算和交换互连。AI 加速卡、高性能交换机、FPGA 集成型封装，内部的 SerDes 速率已经到 112Gbps 甚至 224Gbps 起步，对基板材料损耗和布线密度的要求非常苛刻。另一个方向是光电共封装（CPO），玻璃材料本身是透明的，可以做光波导、可以做透镜整合，这种光电一体的封装需求几乎是为玻璃量身定做的。再往下走是毫米波射频前端，低 Df 和低粗糙度对毫米波天线封装非常友好。

也就是说，玻璃芯的“目标用户画像”很清晰：做高速数字、光电融合、射频前端、超大尺寸 2.5D 封装的那群人。对这个群体来说，玻璃芯不是可选项，而是迟早要评估的必选项。

2. 关键技术要点：从材料到金属化的完整链路

2.1 玻璃材料选型与 CTE 设计

第一步永远是选玻璃，不是随便拿一块窗玻璃就能上产线。玻璃芯用的材料通常是硼硅酸盐玻璃，或者为了调整 CTE 加入一些改性成分的硅酸盐玻璃。不同玻璃体系的电性能和力学性能差异很大。

低 CTE 玻璃的 CTE 大概在 3.2 到 3.8 ppm/K，跟芯片的 CTE 接近，有利于减少芯片与基板之间热失配。但低 CTE 玻璃的软化点高、加工窗口窄，TGV 蚀刻速率也会受影响。高 CTE 玻璃的 CTE 能拉到 9 到 10 ppm/K 以上，这种玻璃更适合与 PCB 一侧做热膨胀匹配，但通常需要引入更多的碱金属氧化物来调整热膨胀，而碱金属氧化物会带来更高的介质损耗和吸湿隐患。

选型时一定要做的是热机械仿真，不要拍脑袋。把玻璃的 CTE、模量、层叠位置、铜厚、芯片尺寸输入进去，计算封装翘曲和关键焊点应力。常见经验是，如果封装体和 PCB 之间的热失配是主要矛盾，玻璃 CTE 选 7 到 9 ppm/K 比较稳妥；如果是芯片与基板之间的失配是主要矛盾，那就往 3 到 5 ppm/K 去靠。但每一种玻璃供应商给出的数据，都是基于特定批次的，拿样品前先确认好玻璃的组分表和热学测试报告。

厚度选择也很关键。做中介层应用，玻璃可以做得很薄，比如 0.1 到 0.3 毫米；做带通孔和 RDL 的基板芯层，一般用到 0.4 到 1.1 毫米。玻璃越薄，翘曲越容易控制，但刚性优势会被削弱，操作碎片风险也增大。厚度的最终决定，受 TGV 厚径比的约束——孔钻得多深，孔径就要相应放大，这会直接影响布线密度。

2.2 TGV 通孔成型与控制

玻璃芯技术的核心之一，是在坚硬的玻璃上打出满足电互连要求的通孔，也就是 TGV。与 PCB 的机械钻孔和硅中介层的干法刻蚀不同，玻璃主流的 TGV 工艺是激光改性+湿法蚀刻。

原理很简单但执行很讲究。先利用皮秒或飞秒级别的激光，把激光焦点定位在玻璃内部，沿着设计的路径写入一条改性轨迹。激光经过的区域，玻璃的微观结构被改变，在后续化学蚀刻液中的腐蚀速度远快于未改性的玻璃本体。然后把玻璃放入氢氟酸类的蚀刻液中，改性区域被快速腐蚀，最终形成一个贯通孔或者盲孔。

这里有几个控制要点。第一，激光参数。激光功率、脉冲宽度、重复频率、扫描速度共同决定了改性轨迹的粗细和均匀性。功率太低，改性不充分，蚀刻后可能打不出通孔；功率太高，改性区域边缘容易出现微裂纹，后面金属化阶段这些裂纹会被放大，成为漏电失效的起点。

第二，蚀刻液配方和过程控制。氢氟酸浓度、温度、蚀刻时间直接影响孔径和孔壁形貌。实际操作中，通常把氢氟酸稀释到 10% 到 20% 的浓度范围，温度控制在 25 到 40 度之间，同时做好槽体内的均匀性搅拌。这里要特别提醒安全规范，氢氟酸不是普通酸，必须有完整的防护和废液处理流程，千万别在开放环境里直接操作。

第三，孔形控制。TGV 蚀刻过程是各向同性的，所以孔壁天然带有一定锥度。孔径越大，锥度越明显，这对后续金属化保形性有影响。当前业内能稳定做到的最小 TGV 孔径大约在 20 到 30 微米量级，厚径比能到 1:5 甚至更高的水平。做设计的时候，不要开局就挑战极限厚径比，最好在供应商推荐的工艺窗口内留出余量。

从成本角度说，激光改性的速度是掣肘之一。飞秒激光单次扫描速度有限，玻璃基板上孔的数量动辄几万个，要保证节拍就得靠多光束并行或者更高效率的调制方案。这一点在做成本评估时一定要纳入考量，不要只看材料单价。

2.3 玻璃与金属怎么“握手”：金属化工艺

如果说 TGV 是骨架，金属化就是血管。玻璃芯上面走铜布线，核心难点在于玻璃表面光滑、化学惰性强，铜跟玻璃的附着力天生就差。你可以想象在镜面上刷涂料，刷上去容易，但干透后一撕就掉。玻璃基板的金属化必须解决两个问题：种子层怎么上，以及铜层怎么长。

种子层的常规做法是物理气相沉积（PVD）溅射。先在玻璃表面溅射一层很薄的钛或者钛钨合金，厚度大概 20 到 50 纳米，再溅射一层铜种子层，厚度在 100 到 300 纳米。钛层的作用就像是双面胶，它和玻璃之间能形成一定化学键合力，给后续电镀铜提供一个可靠的基底。溅射前对玻璃表面做一次温和的物理清洗或者等离子清洗，能明显提高种子层一致性。

但仅仅靠溅射还不够。为了让种子层和玻璃咬得更紧，业界普遍会在溅射前对玻璃表面做轻度微蚀刻，制造出微米级的粗糙度或锚点结构。这个粗糙度要控制分寸，太小了没有锚定效果，太大了又会增加高频导体损耗。实际做到 Ra 0.1 到 0.5 微米区间是比较合理的平衡点。

种子层完成后，就到了电镀铜填充的环节。对于 TGV 孔，有两条路线：全填铜（Bottom-up fill）和保形金属化。全填铜的思路类似硅中介层的 TSV 铜填充，孔内基本填满铜，散热和载流能力更好，但电镀时间长，铜与玻璃之间的 CTE 失配也会带来较大应力。保形金属化则是在孔壁上镀一层厚度 5 到 10 微米的均匀铜，再在表面做 RDL 布线。玻璃孔不掏空，保留部分玻璃芯体，整体应力小，电镀速度快，缺点是通孔本身电阻略高。

做 Metallic 化的最终验证，不能只看外观。行业里通常用百格测试（ISO 2409）做快速筛选，再用拉拔试验（ISO 4624）做定量判断，数据要看到热循环之后的变化——初始附着力好不代表 1000 次温度循环后还好。很多方案就是卡在这一步，初始测试全过，一跑可靠性就打回原形。

2.4 翘曲与热机械可靠性

玻璃芯虽然刚性大，但并不是没有翘曲问题。实际上，真正导致翘曲的不是玻璃本身，而是玻璃上下表面的铜层不对称和相邻介质层的 CTE 不匹配。铜的 CTE 大约是 17 ppm/K，比大部分玻璃都高。如果叠层设计让玻璃芯上表面的铜厚和布线密度明显大于下表面，升温时铜层拉着一侧扩张，整板就会向铜少的那一侧弯过去。

控制翘曲的第一原则是叠层对称。设计时让玻璃芯上下表面铜厚尽量一致，布线密度尽量均衡。做不到完全对称的时候，可以在弱侧添加平衡铜块或接地参考平面来补足重心。这个方法在常规基板设计里也常用，但玻璃芯的刚性更强，对对称性的反应更敏感，所以设计阶段的仿真不能省。

第二原则是热膨胀的梯度匹配。玻璃芯夹在芯片和 PCB 之间，它要承担一个“中间缓冲层”的角色。芯片 CTE 大约 2.6 到 3 ppm/K，PCB 的 CTE 大约 14 到 17 ppm/K。如果玻璃 CTE 选 3 左右，它跟芯片很匹配，但玻璃和 PCB 之间的差值巨大，所有应力都会堆在焊球上；如果玻璃 CTE 选 10，则反过来。实际工程常取中间值 6 到 9 ppm/K，让两侧的失配应力相对均衡，再配合 Underfill 和底部填充材料来吸收残余应力。

第三要正视玻璃的脆性风险。玻璃变形能力极差，一旦应力超过强度，就是脆性断裂，不会像有机板那样先弯后破。所以在结构设计上，要避免尖角、尖锐缺口，过孔到板边的距离要留足，板角可以考虑圆弧过渡。封装做跌落测试时，玻璃芯样品比传统基板更容易裂，这个要在产品定义阶段就想清楚，必要时加金属加强框架或者把玻璃芯做薄做小。

可靠性的验证方法也跟传统基板不太一样。除了常规的热循环，还要重点关注温度循环后的超声扫描（CSAM），看玻璃与介质层、铜层之间是否出现分层或裂纹。切片分析时要特别观察 TGV 孔壁和孔底，任何微裂纹都可能在热应力下扩展。

3. 玻璃芯和现有方案的实测对比

3.1 电性能与信号完整性

评估玻璃芯值不值得用，绕不开一组对比数据。我自己整理的常见资料对比大致如下，注意这是示意级数据，真实项目一定要基于实际样品测试。

光看 Dk，玻璃芯比有机基板还高，很多人会下意识觉得玻璃对信号完整性不友好。但实际上高频损耗最大的贡献者，不是 Dk，而是介质损耗和导体损耗。玻璃芯的 Df 更低，加上表面可以抛光到极低的粗糙度，电流通过时不会像在粗糙铜面上那样到处绕路。综合下来，玻璃芯的走线损耗在 30GHz 以上的优势是能够被实测验证的。

我见过一个对比测试，同一条 50 欧姆微带线，在 40GHz 频率点，玻璃芯方案相比普通 ABF 基板插损降低约一半，当然这跟叠层结构和线宽线距设计有很大关系，不能盲目套用。但趋势是明确的：速率越往上涨，玻璃芯的损耗优势越有说服力。

3.2 机械与可靠性的取舍

机械可靠性是玻璃芯的短处，必须老实面对。有机基板韧性强，受冲击时能吸收能量；玻璃芯刚性大、翘曲小，但碰上局部应力集中就容易脆裂。在热循环测试中，玻璃芯样品如果能熬过 1000 次，后面表现往往很稳定，问题出在循环初期的应力释放，裂纹一旦出现就是突发性的。硅中介层在这点上和玻璃芯类似，都是硬而脆，解决方案是做好 Underfill 和应力缓冲结构。

选择和放弃都很清晰。如果你的产品经常要面对机械冲击，玻璃芯一定要搭配外壳或者框架加固设计，不能直接在裸露状态使用。

3.3 成本和产能的现实考量

成本这块最容易被误解。玻璃原材便宜，但便宜的材料不等于便宜的成品。TGV 激光加工设备投入大、节拍不算快；蚀刻、金属化、RDL 制程都需要重新建立工艺窗口；良率爬坡阶段的各种缺陷风险还没完全摸清。所以现阶段玻璃芯的总成本，大概率不会比有机基板便宜，它的价值在于，在硅中介层特别贵的超高密度场景里，提供了一个替代方案。

如果拿同样功能的 2.5D 中介层来比，玻璃芯的成本要比硅中介层低不少，尤其在面积做大之后，晶圆尺寸限制和光罩成本都会放大硅方案的劣势。玻璃方案的主要不确定性是制程良率，一旦量产良率站稳，成本优势才会真正确立。

4. 实操过程中最容易踩的五个坑

4.1 TGV 微裂纹导致绝缘失效

我接触过的玻璃芯样品里，最常见的失效就是 TGV 孔壁微裂纹。这些裂纹在激光加工阶段就已经埋下，激光能量过高或者焦点位置偏离，就会在改性区外缘留下热损伤。后续 HF 蚀刻时，这种损伤会被放大成微裂纹网络。金属化之后，铜会沿着裂纹蔓延，直接导致孔间漏电，耐压测试不合格。

排查手段是切片 + 扫描电镜观察。切出 TGV 孔壁截面，放大到 5000 倍以上，裂纹非常明显。解决思路是从源头控制激光能量，改用多脉冲低能量策略，避免单脉冲峰值过高；蚀刻阶段可以适当降低 HF 浓度，延长蚀刻时间，让孔壁形貌更平滑。

4.2 金属化层剥离，百格测试一撕就掉

这个问题多半出在玻璃前处理和种子层工艺上。玻璃表面太光滑是主因，没做微蚀刻，或者蚀刻时间太短，表面没有任何锚定点，溅射上去的 Ti/Cu 就只靠范德华力撑着，稍微一拉就掉。

排查顺序是这样的：先看百格测试的脱落截面，如果剥落发生在玻璃和种子层界面，问题在预处理；如果剥落发生在种子层和电镀铜界面，问题在电镀前处理或者铜层应力。对应手段分别是加强微蚀刻、增加 Ti 层厚度、电镀后增加低温退火释放应力。测试时不能只测刚落完的样品，必须热循环之后复试百格。

4.3 翘曲超标导致光刻对不准

多层 RDL 的曝光对位，对翘曲的要求极高。玻璃芯本身翘曲不大，但在做厚度不到 1 毫米的薄玻璃时，叠加上下铜层厚度差，照样能把对位标记偏移推过公差。

遇到这个问题，先不要急着调设备，把板放进 Shadow Moire 设备里扫一遍翘曲分布，看看是整体马鞍形还是四边局部翘起。大多数情况是叠层铜面积不对称导致的，增加平衡铜、调整叠层顺序基本能解决。个别案例里发现是玻璃供应商批次的 CTE 波动，这时候只能换批次或者换更稳定的玻璃组分。

4.4 湿法蚀刻均匀性差，孔径忽大忽小

玻璃芯基板上孔成千上万，如果蚀刻均匀性差，边缘的孔和中心的孔孔径不一致，后面的金属化和光刻都会受害。这个坑一般出现在大面积玻璃加工时，蚀刻液流动不均匀、槽内温度分布不一致，都会造成蚀刻速率差异。

排查手段是测量整板多个位置的孔径，做 Cpk 分析。改善措施包括：改用旋转喷淋式蚀刻设备，保证药液在板面均匀流动；把蚀刻温度波动控制在正负 1 度以内；大板加工前加试片校准时序。蚀刻均匀性是支撑良率的隐形基石，这块做不好，后段全是问题。

4.5 测试夹具带来的假性失效

玻璃芯样品在做高速测试时，夹具的影响会被放大。玻璃基板本身薄，测试探针压上去，容易造成局部应力集中，严重时直接把玻璃压裂。另外普通的 SMA 射频连接器焊接也会引入噪声和寄生参数，导致 S 参数测试结果比实际差很多。

我的建议是高速测试尽量用微波探针台，配合校准片做 Solt 校准，把夹具影响剥离掉。必须使用连接器的时候，在玻璃板边缘做局部加厚或者贴强化层，防止压裂。出现异常数据，先怀疑测试环境，再怀疑样品本身，这是实测踩坑攒出来的教训。

5. 从评估到落地，给你几条实操建议

5.1 先想清楚你的需求适不适合 GCT

投入玻璃芯项目之前，先做一次需求体检：信号速率是否到了 56Gbps 以上？封装面积是否大到有机基板翘曲控不住？成本目标是不是硅中介层满足不了？如果三个问题的答案都是否，那现阶段完全不用碰玻璃芯，常规基板就够用。如果满足两到三个，玻璃芯才值得立项。

这个体检太重要了。我见过一些项目，纯粹是把玻璃芯当成营销卖点，结果产品本身只需要 10Gbps 速率，玻璃的损耗优势完全体现不出来，反而要承担更高的成本和工艺风险，非常不值。

5.2 仿真验证先走一步

样品还没到之前，先把仿真模型跑起来。用电磁仿真工具做实物的建模仿真，比如 HFSS、SIwave 这类，把玻璃的 Dk、Df 以及目标叠层结构搭出来，看看各层阻抗和走线损耗是否满足预算。再用热机械仿真工具做翘曲和应力扫描，把玻璃 CTE、厚度、铜层厚度设为参数区间，观察翘曲极值出现在哪里。

仿真不用一次做到 100% 对齐实测，但它能帮你筛掉明显不合理的材料组合，减少试错次数。玻璃芯领域的实测样品周期通常比较长，仿真省下来的每一轮，都是真金白银。

5.3 供应链评估要盯几个硬指标

选择玻璃供应商和封装厂，不要只听样品特性数据，盯住几个硬指标：TGV 最小孔径和厚径比能力、蚀刻均匀性 Cpk、金属化附着力数据、翘曲实测值、以及每月的样品交付周期。玻璃原材料供应商的玻璃配方批次稳定性也要问清楚，CTE 和 Df 的批次波动范围必须落在你仿真的容差区间内。

另一个容易被忽略的点是，玻璃芯基板的前后端加工可能由不同厂商完成。有的团队自己做玻璃 TGV，有的交给专业的玻璃微加工厂，还有的找封测厂一体做转接板。每家之间的工艺衔接和数据交接，是项目延期最大的风险源。签约前先确认每一段制程的良率和下一步工艺的兼容性。

5.4 快速原型验证的正确走上路方式

不要一上来就投六层板、跑整套可靠性测试。低成本快速验证的顺序应该是：先做一片玻璃芯测试载板，只放 TGV 和简单的金属化图形，主要验证通孔电阻、绝缘电阻、百格附着力和热循环后切片。通过之后，再走一条短的信号链路样品，测 TDR 阻抗和 S 参数，确认电性能达到预期。最后一步，才做包含完整 RDL 和多个芯片的工程样品，进行全项可靠性认证。

每阶段都设一个明确的门禁指标。第一阶段过不了，就不要往后跑，回头去调工艺窗口。这样看着慢，实际上走得最快。很多项目翻车，都是因为太想一步到位，结果在最后一轮才发现 TGV 微裂纹或金属化剥离问题，浪费了大量时间和资金。

我个人在这轮玻璃芯评估里最大的体会是，玻璃芯不是一个“更好的有机基板”，它更像另一套物种。沿用做 ABF 基板的那套思路来套玻璃芯，一定会碰壁。团队里需要有人同时理解材料、激光、化学蚀刻和电镀几个专业，至少要有能力协调这几方一起调窗口。最后分享一个小习惯：拿到任何一批玻璃基板样品，先别急着测高速信号，先花半小时做切片和百格测试，这两项能在第一时间告诉你工艺窗口有没有找对。玻璃芯大概率会先在 HPC 和光电共封装领域建立起真正的优势，但要跑出量，前期的工艺细节抠得越细，后面越不会翻车。