企业官网建设流程全解析

1. 从“做出来”到“做好了”：一次AC-DC充电器的设计反思

这几年一直在碰电源，从简单的DC-DC降压到模块电源的二次处理都折腾过一些，但AC-DC这块一直是个“想说爱你不容易”的领域。前阵子终于完整做了一个全杨可插拔的AC-DC充电器，从原理图到变压器绕制再到EMI调试全流程走了一遍，踩了不少坑，也积累了一些书里不会直接告诉你的事。这个项目本身不算复杂，就是做一个适配器级别的充电器，输入市电，输出稳定的直流给电池充电，但真正把它做到稳定、高效、低成本，远比想象中琐碎。

这篇文章我不打算讲教科书式的拓扑原理,那些东西翻书都有。我想以这次设计和调试的实际过程为主线，把从选型、画板、绕变压器、调试到整改EMI的完整经验写出来，尤其是一些容易出问题但在资料里写得很少的细节。如果你正准备做AC-DC电源，或者刚做完一版样品但在调试时被各种现象搞得一头雾水，这篇笔记应该能帮你少走几步弯路。

1.1 先说清楚这个充电器要解决什么问题

充电器本身的功能很明确：把市电的交流电变成适合电池充电的直流电，同时完成充电过程中的电流和电压控制。我做的这个项目是给一组两串锂电池充电，具体参数大概是这样：输入支持85V到265V的宽电压范围，输出最大电压8.4V，最大充电电流2A，最大输出功率约17W。这个功率等级正好落在反激拓扑最舒适的工作区间里。

和单纯做电源适配器相比，充电器多了一个“充电管理”的概念。适配器只负责把AC变成稳定的DC，不管后端接什么负载，责任到输出电压就结束了。但充电器不一样，如果直接用恒压源给裸电池充电，一开始电流会很大，可能把电池充坏或触发保护；充到接近满电时又必须减小电流，否则过充会有安全隐患。因此充电器需要一个恒流和恒压切换的过程，也就是常说的CC/CV模式。这个逻辑可以放在AC-DC次级侧，也可以放在后面再加一级DC-DC，两种方案各有取舍，我后面会详细说。

我在这版设计里走了“反激电源做主功率变换 + 次级侧运放做恒流恒压环路”的路线，没有额外加一级DC-DC。原因是成本敏感、板子空间有限、效率要求不算极端，在一个17W的小功率充电器里，用运放把CC/CV直接做进反馈环是性价比最高的方案。而且后续如果想调输出规格，只需要改几个电阻和变压器匝比，不用大改整个电源架构，灵活性也不错。

1.2 为什么是反激拓扑，而不是正激或LLC

但凡做过AC-DC电源的人都知道，小功率段反激几乎是一统天下的存在。这不是偶然，而是它确实在这个区间里具备压倒性的成本、体积和设计复杂度优势。

反激的本质是一个带隔离的Buck-Boost：变压器在这里不只是变压，还兼任储能电感。开关管导通时能量存储在变压器磁芯里，关断时能量传递给次级。这一特性使得反激只需要一个开关管就能完成整个变换过程，相比之下正激拓扑必须额外加磁复位绕组或复位电路，LLC则需要至少两个开关管加复杂的驱动和死区控制，在小功率场合成本完全划不来。

更重要的是，反激天然支持多路输出，我用两路输出分别给电池充电和控制电路供电，这在正激或LLC里处理起来要繁琐得多。还有一点是对宽电压输入的适应性，反激可以在85V到265V的宽范围内保持稳定输出，只需适当地调节占空比即可，这让它成为全球通用适配器的默认选择。

当然反激也有自己的缺点，最明显的是开关管关断瞬间的电压尖峰比较大，变压器漏感能量需要通过RCD吸收电路来消耗或回馈。这直接影响了整体效率的上限，也是EMI问题的主要来源之一，后面调试时我在这里花了不少时间。

1.3 拿到需求之后，我做的第一件事不是画原理图

很多新手拿到需求的第一反应是打开画图软件开始画原理图，这是最容易掉进去的坑。电源设计里，原理图只占全部工作量的很小一部分，真正的功夫在变压器的计算、反馈环路的补偿以及PCB布局上。所以我拿到参数后，先花了大半天时间做功率级的计算和关键器件的选型。

这里我简单列一下我当时的计算过程，方便有同样需求的朋友对照参考。

首先是变压器的设计和匝比的选择。反激电源的核心设计参数包括最大占空比、匝比和磁芯选择。我选了常见的EE16磁芯，在17W的功率等级下已经足够，频率设定在65kHz，既能兼顾变压器体积和开关损耗。最大占空比设定在0.45以下，这个值是为了兼顾MOS管的电压应力和控制IC的工作特性。

根据输出功率、效率和最小输入电压等条件，可以初步估算初级电流峰值和电感量。这里我不把完整的计算过程全贴出来，因为不同的参考书籍给的公式形式略有差异，但核心逻辑是一致的：先根据功率和频率选磁芯，再根据允许的磁通摆幅算初级匝数，然后按输入输出电压关系算匝比，最后反推出初级电感量来满足所选择的CCM或DCM工作模式。我选的是工作在临界和连续模式的边界区域，这个模式下开关管导通损耗和EMI相对均衡，适合这种充电器应用。

关于初次级匝数比，我当时的取舍是：匝比取大一些可以降低次级整流管的电压应力，但会增加初级MOS管的电压应力，反过来也一样。所以这是要在两者之间找平衡，最终我通过计算和实际验证确定了一个比较合适的中点值。这里尤其提醒一下，变压器的设计绝不是一次算完就结束的，绕完后要在实际电路上测波形，根据开关管的电压振铃、次级整流管的尖峰等反馈信息再微调匝比或电感量。我在这版上就遇到过一次因匝比选择偏大导致次级整流管尖峰超标的情况，后面会在常见问题部分详细展开。

1.4 控制方案的选择：PWM控制器还是原边反馈

充电器的控制方案决定了整个反馈环路的架构。市面上AC-DC充电器常用的方案有两大类：一类是原边反馈方案，不需要光耦和TL431，次级电压通过辅助绕组来间接采样；另一类是副边反馈方案，用光耦加TL431把次级侧电压精确反馈回初级侧控制端。

原边反馈的优势是元件少、成本低、体积小，在小功率充电器里用得非常多。但它的反馈精度有限，负载调整率一般在正负5%左右，而且为了实现恒流，很多原边反馈芯片需要在变压器里加一个采样电阻来间接检测输出电流，精度受变压器工艺影响较大。

副边反馈则是把TL431和光耦放在次级侧，直接采样输出电压，精度高，负载调整率可以做到正负1%以内，而且可以很容易地用运放搭建恒流环，让CC/CV切换点非常准确。代价是多了一个光耦和几个电阻电容，板子面积多出一点。

考虑到我这次做的是电池充电器，对电压精度要求比较高，特别是CV阶段的电压要控制在满充电压附近，偏差太大会使电池充不满或过充。所以我选了副边反馈加光耦的方案，在次级侧用一片双运放做恒流和恒压调节，输出通过光耦反馈回初级控制芯片。这套架构是老技术但极成熟，稳定性有保障，调试时可预测性也高。

2. 原理图设计中的几个关键决策

确定了拓扑和控制架构后，就可以开始画原理图了。这里我不想把原理图从头到尾过一遍，那太冗长，只挑几个对电源性能和安全性影响最大的部分说一下我当时的考量和踩过的坑。

2.1 输入端的保险丝、整流桥和输入电容

输入端看起来大同小异，就是保险丝、压敏电阻、X电容、共模电感、整流桥和输入BULK电容这样一路排下来。但这几个元器件每一处都藏着学问。

保险丝的选择很多人只看电流值，忽略了I²t这个参数。I²t决定了保险丝在浪涌冲击下会不会误熔断。电源上电瞬间，输入电容充电会产生一个很大的浪涌电流尖峰，如果保险丝的I²t余量不够，很容易在正常上电时保险丝就断了。另外如果要在宽电压输入下工作，保险丝额定电压也必须大于最高输入电压的峰值。我做样机时一开始用的是250V额定电压保险丝，最大输入电压是265VAC，算下来峰值已经超过370V，保险丝自身的制造公差可能在这附近比较紧张，后面换成了更高规格的型号才踏实。

整流桥的选型主要看电流和耐压。17W的功率等级用一颗贴片整流桥就够，但注意计算时要考虑输入最低电压时的最大电流，不要在额定功率下用额定电流刚好卡线的器件，要留至少30%到50%的余量。输入BULK电容的容量决定了输入电压纹波和掉电保持时间，对17W这个级别，我用了22uF到33uF的电解电容，容量的选择其实也影响着后面启动电阻和启动时间的配合。

这里有个容易忽略的点：输入电容的ESR会直接影响前面EMI滤波的效果和整流桥的电流冲击。低ESR的电解电容对抑制输入侧的高频纹波更有利，但也会增大上电瞬间的浪涌电流，所以有时会在整流桥后面加一个负温度系数的热敏电阻来抑制浪涌电流。我的做法是用了NTC加保险丝的组合，实测在上电浪涌和过载保护之间取得了不错的平衡。

2.2 RCD吸收电路的参数取舍

每个做过反激的人对RCD吸收电路都不会陌生，它用来吸收变压器漏感在开关管关断时产生的尖峰电压。但RCD的参数选择绝不是随便套个公式就行，它对开关管的电压应力、系统的EMI表现以及整体的效率都有直接影响。

吸收电容的容量太大，尖峰被压得很低，但损耗明显增加，效率变差；容量太小，尖峰压不住，开关管可能会被击穿。吸收电阻的阻值也类似，决定了漏感能量的泄放速度以及每个开关周期里吸收电容上的电压摆幅。我第一版按照典型参考设计给的参数来做，测出来的开关管漏极电压波形在关断瞬间出现了一个很高的尖峰，虽然还没超过MOS管耐压，但在高温下长期工作的可靠性我心里没底。后面我通过示波器实测尖峰幅度，再把吸收电阻加大、吸收电容微调，反复试了几组值，最终在温升和尖峰幅度之间找到了一个比较满意的平衡点。

这里有个判断原则：吸收电路应该在保证开关管电压应力有足够裕量的前提下，尽可能让损耗小。也就是说，不能动不动就把尖峰压到离MOS管耐压很远，因为那意味着吸收电路本身损耗太大，白白浪费能量。一般控制在开关管耐压的80%左右比较合理。调试时我会在示波器上用余辉模式观察多个周期的波形，这样可以方便地看到最恶劣情况下尖峰的包络线。

2.3 次级侧的恒流恒压环路怎么搭

这是充电器有别于普通适配器的核心部分，也是我认为这版设计里最值得讲的内容之一。

恒压环比较直接：TL431加电阻分压采样输出电压，误差信号通过光耦反馈回初级侧控制占空比，让输出电压稳定在设定值。这在普通适配器上也是这么做的，只是TL431调的是分压电阻的比例。

恒流环则多了一个采样电阻。我在输出负极里串联了一个较小的电流采样电阻，通过差分放大得到电流信号，再送到一个运放和一个基准电压比较。当电流超过设定值时，运放的输出会把光耦的反馈电流拉高，从而让初级侧降低输出功率，把电流维持在设定值上。

我在这版里用的是次级双运放方案，一片LM358级别的芯片就能同时完成恒流环误差放大和驱动光耦。需要注意的是，当恒流环工作时，输出电压不再有主控权，而是由负载决定，所以CC/CV两个环路的切换逻辑一定要设计清楚。我的做法是在TL431的参考端和恒流运放的输出端之间做了一组二极管“或”逻辑，谁需要控制谁就把光耦拉得更低，这样实现了两个环路的无缝切换。这句话理解成什么样子呢，就是说不管是恒流阶段还是恒压阶段，反馈系统总有一个环路在起作用，不会出现两个环节互相打架的问题。

这里有一个实战心得：运放的供电一定要稳定。如果运放供电直接从输出电压取，而输出电压本身又随负载变化，那环路容易出现奇怪的问题。我用了次级输出的一个独立绕组供电给运放，再用一颗低压差稳压器把电压稳定下来，这样整个反馈环路的工作点就非常稳定了。

2.4 充电电流的设定与电池保护逻辑

充电器除了要稳定输出，还要能判断电池充电状态并适时结束充电。我这次做的是两串锂电池充电，所以设定了一个比较完整的充电曲线：当电池电压低于阈值时，以设定恒流值充电，这是CC阶段；当电压升到8.4V后，转入CV阶段，电流逐渐下降；当电流降到设定值的一定比例时，视为充满。这个逻辑在硬件电路上无法单独完成，还需要一个简单的逻辑控制来指示状态。

我把充电完成判断放在了一个比较器外加一个小逻辑电路来实现，状态通过一颗LED对外显示。比较器监测充电电流采样信号，当它低于阈值的十分之一时翻转，指示充满。这个逻辑的实现不复杂，但在实际调试时要注意阈值要避开空载和轻载时的噪声干扰，否则很容易在刚接通电池时误判为充满，后来我在比较器输入端加了少量迟滞，这个问题就消失了。

另外，充电器的输出必须有防反接保护。如果不小心把电池正负极接反，轻则烧毁采样电阻，重则可能损坏整个次级侧的电路。我在这里加了一颗MOS管做理想二极管式的防反接，比串联二极管的方式损耗更低，压降更小。

3. 变压器的绕制：最容易被电气工程师忽略的环节

很多做电源的同行，尤其是偏电路设计的，对变压器绕制了解有限，觉得那是磁性元件工程师的事。但现实是，你的电路性能很大程度上取决于变压器的绕法。同样的磁芯、同样的匝数，绕法不同，漏感可能差出一倍以上，直接体现在MOS管的尖峰和EMI上。

3.1 我的绕线顺序和屏蔽处理方式

我这次选的是EE16磁芯配卧式骨架，脚位距合适，绕线空间也顺手。绕法上并没有用最复杂的交错绕法，而是相对常规的初级包次级结构，但在层间处理上花了点心思。

具体绕制顺序是这样的：先在骨架上绕初级的一半，因为初级电流不算大，用了0.25mm左右的漆包线，绕完后垫了一层绝缘胶带，然后绕次级绕组，次级电流约2A，根据电流密度计算用了较粗的自粘线。次级绕完后继续垫胶带，再把初级另一半绕上，最后在外面包裹绝缘胶带。这样次级被初级的两个半段夹在中间，直流绕组与次级绕组之间因电流反向而相互抵消部分磁场，耦合更好，但层间电容效应也要注意权衡，次级对初级的耦合性好会多贡献一点共模噪声容性耦合，需配合后边的屏蔽和Y电容设计来处理。

我还加了一个初级侧的静电屏蔽层，用铜箔绕在初次级之间，并通过一根引脚引线接到初级的地。这个屏蔽层可以显著降低初次级之间的寄生电容，减少共模EMI。不过这层铜箔有讲究：屏蔽层的接地点要尽量接到输入母线侧的地，同时要小心屏蔽层不能形成短路匝。要么开口，要么留出足够的间隙，不然会成为一个真正的副绕组短路环，导致严重发热甚至烧毁。所以我用的是一段带引线的铜箔，其中一端悬空，这一细节在第一次绕变压器时特别容易疏忽。

有一点要提醒：如果不方便绕制带屏蔽层的变压器，也可以用三明治绕法配合次级侧的Y电容来把共模噪声压下去，但效果通常略差，还是要根据成本和EMI余量来取舍。

3.2 电感量和气隙的调试方法

变压器绕完后，实际的初级电感量基本由磁芯的AL值决定，但EE16这类磁芯如果要工作在反激的储能模式下，磁芯必须开气隙。气隙大了，电感量掉得很快，所以要用测量方式来确定正确的气隙。

我用的方法是：先把磁芯的中间柱磨出一个初始气隙，大约0.3mm左右，然后装上磁芯，用电感表测初级电感量。目标电感量是根据开关频率、功率和最大占空比计算出来的，我算出的目标电感量大约是1.8mH左右。实测发现电感量偏高，就继续稍微磨大一点气隙，再测，来回两三次就可以磨到位。

这里要注意，气隙尺寸直接影响电感量的线性度和磁芯损耗。气隙太大，电感量太低，峰值电流过大，容易进入CCM过深；气隙太小，电感量太高，变压器容易饱和。我一般留一点余量让电感量在常温下测出来略大于目标值，因为随着温度升高磁芯的磁导率有变化，最终温度稳定后电感量会有所下降。

测电感时一定要在预期的开关频率下测，因为磁芯的磁导率随频率有变化，不同频率测出来的电感量可能差异明显。我在调试时就用LCR表调到和开关频率一致的频率来测，这样比较接近实际工作状态。

3.3 同名端和辅助绕组的极性验证

这个坑是我做电源以来踩过最“低级”但影响最严重的一次：辅助绕组接反后，控制IC没有任何输出，找不到问题还以为芯片坏了。所以这里必须提一下同名端的验证方法。

给变压器绕完线后，用万用表二极管档对比各引脚间的导通关系是没法判断极性的，必须根据绕线方向来确定。从我画的骨架引脚图里，能直观地标出每个绕组的起始和结束位置，确定同名端是否是对的。如果没有把握，可以先把控制芯片的供电断开，用手动方式给原边绕组加一个缓慢上升的电压脉冲，观察次级绕组的感应电压方向来判定极性。

调试时用示波器观察初级VDS波形的开关节拍，也能间接帮助确认辅助同名端是否正确：如果辅助绕组极性接反，反馈环路就会工作在正反馈状态，明显表现为输出不可调或芯片间歇重启。所以一开始在打样之前，最好就把骨架绕线图和引脚图对上，逐脚核对，做好标记和检查记录，这是避免后期浪费调试时间的最高效手段之一。

4. 调试过程中的实测记录与问题修复

硬件调试是AC-DC电源设计里最能学到东西的部分。很多原理图看起来合理，但实际测试时各种干扰、环路不稳定、器件应力超限问题一一浮出来，必须有耐心逐步锁定根因。下面几个问题是我在这次项目中实际碰到并解决的，比较有代表性。

4.1 上电就打嗝：启动电阻和VCC电容的配合问题

第一版样品焊接好后，我非常谨慎地用调压器慢慢升压，结果到100V左右时输出完全没有，控制芯片只是在“打嗝”——启动、然后掉电、再启动，频率很低，像呼吸一样。通过示波器观察VCC引脚的波形，我看到了明显的锯齿状：先充电上升到芯片启动阈值，启动后VCC立刻掉下去，跌到欠压保护阈值后芯片停止，接着又充电，如此循环。

这个现象的本质是：VCC电容太小或者辅助绕组提供的维持电流不够，芯片启动后VCC电压没有维持在正常工作范围内。解决方向有两个：一是加大VCC电容容量，让启动阶段有足够的能量；二是检查辅助绕组到VCC的整流二极管和限流电阻，确认供电能力充足。

我当时是先加大VCC电容，从1uF换到4.7uF，打嗝频率立刻降下来了，但并没有完全消除。然后检查了辅助绕组的整流电路，发现限流电阻取值偏大，辅助绕组到VCC的供电能力确实不够，把阻值调小后芯片就正常启动了。这类现象在反激电源调试中非常常见，尤其是低频打嗝，90%是VCC供电的问题，先从这条线查起基本没错。

4.2 输出纹波异常：一个被忽略的地环路

输出纹波测试本来是我预期中的指标，但第一版实测结果让我有点意外：纹波不仅有开关频率的分量，还有一些低频的不规则毛刺。后来我把示波器探头改成短地线，在输出电容的引脚根部直接测量，毛刺少了一些，但低频不规则的纹波依旧存在。

这里就要提到地环路的概念了。因为是充电器，次级侧的控制部分和初级侧共用了一个参考地，如果布板的时候次级控制地线走到了主功率回路里，采样到的电压就叠加了采样电阻上的纹波，反馈环路会把它当成真实误差信号，结果输出纹波被放大。

解决方法是把次级侧的反馈采样点单独拉一条线回到输出电容的负极，也就是常说的“单点接地”。反馈环路的参考地要和大电流地线在输出电容处汇合，中间不要再有其他大电流路径穿过。我重新画了这部分的地线走线之后，低频纹波毛刺明显消失，输出纹波恢复到了正常水平。

4.3 MOS管电压尖峰超标：RCD参数和变压器漏感的双重调优

这次设计里最折腾我的是MOS管关断尖峰问题。正常来说，反激MOS管的VDS尖峰是由输入电压和反射电压叠加漏感尖峰组成。我的输入电压在220V下测试时，VDS波形已经接近MOS管耐压的临界值，虽然还没有击穿，但在输入电压升到265V时尖峰明显超高。

我先把RCD吸收电阻调小，让吸收电路动作更积极，尖峰下降了大概20V，但吸收电阻发热变得很大，手摸着烫得不行。然后用示波器观察漏感导致的振铃频率，发现振铃频率比正常情况低，说明漏感可能偏大。于是我把变压器重新绕了一遍，把初级的绕线从原来的全部绕在一边改成更彻底的均匀分布，次级改用双线并绕，重新测漏感，比原来小了不少。然后再配合适当的RCD参数，这次MOS管的电压应力就完全在安全范围内了，吸收电阻温度也降了下来。

所以遇到尖峰超标时，不要一根筋调RCD吸收参数，先测一下漏感，确认变压器的绕法已经做得够好，再来谈吸收电路的问题。这正是我在开头强调绕线重要性的原因，绕线工艺在这里直接决定了功率器件能不能活得久。

4.4 恒流精度浮动的元凶：采样电阻的温度漂移

恒流阶段，我设定的是2A充电电流。常温下测试精度不错，误差在1%以内，但持续充电十几分钟后，发现恒流值慢慢向上漂移，最后能涨到2.1A以上。用热像仪看了一下，采样电阻的温升很明显，差不多有50度。问题出在采样电阻的温度系数上。

我之前图方便用了普通厚膜电阻做采样，温度系数大约在正负100ppm每度以上，温升50度就能带来5%以上的阻值变化，恒流值自然跟着漂。解决很简单：换了低温度系数的合金采样电阻，标称温度系数只有几十ppm每度。换完后在45度环境下烤机测试，恒流值的变化就非常小了。

顺带说一下，电流采样电阻的功率也要留足够余量，2A电流经过0.1欧姆电阻就是0.4W的功耗，温升已经不小，实际上我用的这种封装在板边散热良好的情况下勉强能撑住，但如果要更可靠，建议选更大封装或并联两个电阻降低单颗功耗。这个点很容易被忽视，因为原理图阶段大家只算功率，不算温升和实际热环境。

4.5 EMI预测试和整改，比想象中麻烦

电源做完以后，还有一个无法回避的现实是EMI测试。不同行业的EMI标准不太一样，但大部分都需要过传导发射测试。我没有正规的屏蔽室，就用一台示波器加一个电流探头和一个简易的LISN做了粗测，看看噪声频谱高不高。粗测结果显示，在几百kHz到几MHz的频段内，噪声底明显偏高，尤其是开关频率的整数倍处有不少毛刺，这是一般反激电源的典型EMI痛点。

整改思路大多集中在几个方向上：减小开关振铃的dV/dt、降低共模环路面积、优化Y电容位置、增加共模电感的感量。我先用了一个小磁珠串在MOS管的栅极驱动电阻上，开关振铃稍有收敛，尖峰也降了一些；然后调整了次级Y电容的位置和容值，共模噪声的高频段明显下降；最后把共模电感从原来的2mH加大到10mH，低频段的噪声也压下來了。经过这几轮调整后，粗测的噪声包络明显低于限值，虽然没法替代有资质实验室的正式测试，但心里有底了很多。

这里有一个经验：EMI整改是一个“各频段对号入座”的过程，不同频段的噪声超标对应不同的耦合路径和元器件。低频段问题大多看共模电感和Y电容，高频段问题看开关管的驱动、吸收电路以及PCB布局。不要一上来就乱加磁珠或者换电容，先用频谱或者频谱分析仪分区间定位超标点，再有针对性地动手，效率会高很多。

5. 常见问题与排查技巧实录

做电源调试时最怕的就是现象有了但不知道从哪里查，所以我把这次项目中一些典型问题的快速排查思路整理成了一个速查表，权当给自己留个备忘，也希望能帮别人节省点时间。

排查的顺序也很重要。我做电源调试时习惯先看关键波形再动元器件，这个顺序能避免很多误判。具体顺序是：先测输入电压和芯片VCC波形，确认控制系统有正常的供电；再测MOS管的VDS和电流波形，确认功率级工作正常；接着看次级输出电压波形，确认输出整流和滤波部分没问题；最后测反馈环路和光耦动作，去判断环路是否在正常工作。这样一级一级往上查，定位到具体模块后再仔细看细节，比拿着万用表到处点快得多。

5.1 温度问题：烤机不只是测温度

电源产品做出来后都要烤机测试，通常在45度或50度环境温度下满载运行。这个步骤表面是看温升，但实际上它同时考验了系统中多个薄弱环节。

我之前遇到过稳定工作半小时后输出突然掉电的情况，排查后发现是初级侧的欠压保护启动阈值留得太死，环境温度升高后输入电解电容容量下降，纹波变大，瞬时电压跌落到阈值以下触发了保护。这就是典型的“热引发的二次效应”，单独看任何一项都没超限，但叠加起来就出问题了。

烤机测试时除了关注主要功率器件的温度，我也建议同时盯一下VCC电压波形、输出纹波、开关频率这几个关键点的在线变化。很多奇怪的问题在冷机状态下就是复现不出来，只有温度升高了才出现，这时候逐点比较冷热状态的波形差异，是缩小范围最有效的方法。

5.2 效率优化的小技巧

效率是AC-DC充电器的重要指标，尤其是功率稍微大一点以后，每提升一个百分点的效率都对散热和成本有直接影响。我这次做到了满载约88%的效率，对于17W级别来说算是不错的水准，其中几个优化点很值得分享。

第一是次级整流管的选择。我用了肖特基二极管，低压大电流输出时这种器件的优势非常明显，导通压降低、反向恢复时间短。但肖特基二极管的耐压余量要注意，超出额定电压会损坏，而且反向漏电随温度上升而增加，选型时要留足余量。

第二是同步整流，如果效率追求更高或者输出电流更大，就必须考虑次级同步整流了。同步整流用MOS管代替肖特基二极管，导通损耗可以大幅降低。但代价是控制电路更复杂，需要合适的时序来避免直通。在17W这个功率等级，用肖特基已经能把效率做到正常水平，同步整流带来的绝对收益没那么大，所以我最终没有上同步整流。如果功率再往上走一个台阶，比如做到40W以上，同步整流就值得认真考虑了。

第三是变压器功率损耗的细节优化。绕线粗一点、长度短一点都可以降低铜损；而磁芯的气隙和材质影响磁芯损耗。这些细节单个看影响不大，叠加起来就是可观的效率损失。

5.3 元器件布局对EMI的影响实测

我个人认为PCB布局对电源EMI的影响经常被低估。原理图完全一样，只是换个板子布局，EMI测试结果能差出10dB以上。这不是玄学，而是实际工程经验。

以这次项目为例，我的初级侧主功率回路涉及输入电容、初极绕组和开关管，这个回路的面积如果大了，就会形成一个大的环路天线，辐射和传导噪声都下不来。布局时我尽量让这个回路形成一个紧湊的“日字形”区域，开关管靠近变压器，输入电容靠近开关管，缩短电流流经的距离。次级侧的回流路径和输出电容也一样，要尽量形成小的回路面积。

另外，光耦在初、次级之间传输反馈信号，它的两边引线是最容易带入共模噪声的地方。我在光耦的次级侧加了一颗小高频电容做蓄能和滤波，同时把光耦两边的走线尽量缩短，尽量减少与功率线的平行走线长度，这样对高频EMI的改善非常明显。

6. 个人经验总结与项目回顾

这个AC-DC充电器项目做完以后，我自己回想了整个流程，最有价值的收获并不在于最终做出了一个能用的充电器，而是通过全流程的自制设计真正理解了反激电源内部的机制。课本上写的公式和曲线是理想的，而实际调试中看到的波形，会带着各种非理想因素，这些非理想因素才是工程经验和产品可靠性的核心来源。

如果让我给后面要做类似项目的人一个建议，那就是四句话：原理图前的器件计算和选型要真正想清楚，变压器的绕制与验证要花大力气做实，PCB布局的时间不能压缩，调试时一定要用示波器逐级查波形再动手换器件。这四个环节只要有一个做不好，后面就一定会花成倍的时间来补偿。而如果都做好了，这个项目基本上就是一次非常顺滑的实践。

以后如果有机会，我可能会把同样的架构扩展到更高功率等级，或者加入同步整流来挑战更高的效率。不过不必急着立那么多flag，先把这些小而完整的项目做扎实，每一次都有积累，总能把能力和经验沉淀下来。这也是我个人更喜欢写“杂记”而不是“教程”的原因，真实记录才能真正暴露和解决问题。