企业官网建设流程全解析

简介：面向车载电源、紧凑型电源及高频变换器设计人员，这份PDF系统讲解平面变压器的设计原理与关键计算公式。内容从铁氧体磁芯材料、多层铜箔平面绕组结构入手，阐述高频下寄生参数小、趋肤效应损耗低、散热好、结构紧凑等特点，并给出漏感与绝缘层优化方法。文档重点归纳了匝比、最大磁通密度、电流密度、功率、效率等核心公式，逐一说明符号含义、单位与适用场景，便于设计师完成选型、结构布局与参数校核。资源包为1个PDF文档，压缩包大小约3.84MB，目前已有517人学习。除公式推导外，资料还结合电动汽车车载充电器、DC/DC转换器、通信电源、便携医疗设备等典型应用展开，帮助读者理解平面变压器在低剖面、高效率要求下的设计侧重点和铁氧体磁芯选型。整体内容紧凑实用，既可作为电力电子方向的入门导览，也可作为日常工程设计中快速查阅公式与设计要点的参考资料。

1. 平面变压器设计：把公式跑通之前，先想清楚层叠与铜厚

开关电源越做越薄，传统E型磁芯变压器的高度成了功率密度提升的硬瓶颈。平面变压器把绕组做到PCB内部，磁芯换成低矮的平面磁芯，整体高度能压到十几毫米甚至更低，因此在高频电源、通信电源、车载电源里越来越常见。但平面变压器不是“磁芯压扁 + PCB绕线”就能直接套旧公式的东西，它的绕组截面、窗口形状、散热路径全变了，趋肤效应、漏感、层间电容每一项都和传统绕线式变压器差出一大截。这篇文章就从选型、公式到版图，把平面变压器设计里必须算清楚的东西讲透，适合正在做开关电源、想把变压器方案落到PCB上的硬件工程师。

2. 平面变压器设计从选型开始：磁芯与绕组结构决定九成性能

2.1 平面磁芯怎么选：PQ、ER、EI 三种结构的适用边界

平面变压器设计的第一步不是列公式，而是选磁芯。常见的平面磁芯有PQ、ER、EI三种，外形都是低矮扁平的，但磁路细节和适用场景差别不小。

PQ平面磁芯的中柱是圆形，窗口宽而扁，原边和副边绕组在窗口内耦合均匀，漏感容易做低。它的磁路截面积Ae适中，散热面积大，适合中大功率的正激和半桥、全桥拓扑。我做200W以上电源时，优先选PQ。ER平面磁芯的中柱也是圆形，但两侧磁腿做成细长条，整体高度比PQ更矮，适合有高度限制的电源；代价是窗口长宽比大，绕组走线要拉长，损耗略有增加。EI平面磁芯的中柱是方形，可以做得非常扁，成本最低，但窗口形状对绕组耦合不友好，漏感偏高，适合性能要求不高的反激辅助电源。

选型时可以按功率粗筛：反激用EI，正激/桥式用ER或PQ；同样功率下优先选Ae大、窗口高度矮的型号，因为平面变压器的高度瓶颈主要在窗口。需要重点对比的参数有三个：有效截面积Ae、窗口面积Aw、磁芯损耗密度。功率需求可以直接估算，变压器处理的功率P与AP值（Ae×Aw）近似成正比，AP效率曲线等功率等级在100W-1kW的范围内，AP值通常在0.2-2cm⁴之间；设计时取1.2-1.5倍裕量，再回代到具体磁芯型号表里挑。

2.2 绕组结构怎么定：PCB绕组还是铜箔绕组

平面变压器的绕组主流是PCB内层走线，铜箔厚度1oz、2oz、3oz都可实现，匝数由“每层匝数 × 层数”决定。PCB绕组的好处是重复精度高，绕组的图形、距离完全由版图决定，批量一致性远好于手工绕线；缺点是载流能力受铜厚和线宽限制，大电流副边需要铺大面积铜皮再加并联过孔。

铜箔绕组用冲压好的铜皮包裹在磁芯中柱上，配合绝缘胶带使用，载流能力比PCB强很多，适合输出电流几十A以上的场合；缺点是形状靠模具保证，小批量成本高，装配时容易移位，耦合一致性不如PCB绕组。我一般这样取舍：单路输出电流小于15A用PCB绕组，超过20A或者需要超低电阻的副边，用铜箔绕组，原边仍走PCB。

匝数结构上，平面变压器常见的是原边匝数多、副边1-2匝。副边1匝时，副边铜皮直接包住中柱一圈，回路电感最小；副边多匝就要在PCB上做蛇形走线，损耗随之上升。多路输出时，副边各绕组必须在同一层排布，避免跨层连接增加额外过孔压降。

2.3 层叠顺序与交错绕组：漏感设计的关键决定

确定匝数后，绕组层叠顺序对漏感影响极大。平面变压器最常见的做法是“三明治”结构：原边-副边-原边，副边夹在原边两层之间。这样原副边之间的磁场耦合面积最大，漏感可以降到普通两腔结构的1/3到1/2。

我做PFC后级正激变压器时，原边拆成两层放在外层，副边单层放内层；如果副边电流特别大，还会在副边上下各放一层原边，做成双三明治。这个结构看起来简单，但版图上有个容易出错的地方：如果原边两层圈数不同，磁动势不平衡，副边会感应出额外的环流损耗。所以原边两层匝数必须完全一致，走线镜像对称。

层间距也要在结构设计阶段定下来。原副边之间为了过安规，需要保持一定绝缘距离，例如加强绝缘按每100V交流叠加一定爬电距离取值；这层绝缘厚度直接参与漏感计算，距离越远漏感越大。高压场合如果层间距不够，还要在绕组周围预留开槽位置。每次设计我都是先把叠层顺序画成简单表格：层号、网络、铜厚、间距、匝数，全部敲定后再开始拉线，避免后期为凑布线空间改变层叠。

3. 平面变压器计算公式：从匝数、磁通到损耗的四组核心公式

3.1 匝数计算：感应电压方程与最大占空比取值

平面变压器匝数的基础是法拉第定律。正激、桥式这类双端磁通复位拓扑，原边匝数按下式估算：

Np = (Vin_min × D_max) / (ΔB × Ae × fsw)

其中Vin_min是最低输入电压，D_max是最大占空比，ΔB是磁通密度摆幅，Ae是磁芯有效截面积，fsw是开关频率。ΔB的取值要分拓扑：双端拓扑磁通双向磁化，材料可以跑到接近饱和的一半，ΔB取0.2-0.3T；单端反激是单向磁化，算的是峰值磁通B_peak，一般按0.25-0.3T限幅，再通过气隙控制直流偏置。

举个例子，输入电压400V（PFC输出母线），输出12V/20A，开关频率250kHz，选Ae=140mm²的平面磁芯，D_max取0.45，ΔB取0.2T：

Np = 400 × 0.45 / (0.2 × 140e-6 × 250000) Np ≈ 25.7，取26匝

副边匝数按变压器电压关系反算：Ns = Np × (Vo + Vf) / (Vin_min × D_max)，这里Vf是整流管压降加绕组压降约1V：

Ns = 26 × 13 / (400 × 0.45) ≈ 1.88，取2匝

所以这是一个26:2的变压器，匝数整数化后，实际最大占空比会变：D_max实际值回代变成约0.47，在设计裕量内。注意整数化后必须回代校验，不能直接拿四舍五入的匝数当设计值。

3.2 趋肤深度与交流电阻：高频下铜损计算的核心修正

平面变压器工作在几百kHz甚至MHz级，趋肤效应不能忽视。铜在20°C下的趋肤深度约：

δ = 66.1 / sqrt(fsw) （fsw单位Hz，δ单位mm）

250kHz时δ约为0.132mm，500kHz时约为0.093mm。PCB常用2oz铜厚约0.070mm，3oz约0.105mm，也就是说在250kHz下，2oz铜箔厚度约0.53δ，3oz约0.8δ，还没到严重恶化区间；但如果频率推到1MHz以上，3oz铜厚就明显大于δ，交流电阻快速上升。

精确估算交流电阻用Dowell公式的单层形式：

Fac = (t/δ) × [sinh(2t/δ) + sin(2t/δ)] / [cosh(2t/δ) - cos(2t/δ)]

其中t是铜箔厚度。这个式子的直观结论是：t/δ=1时Fac≈1.1，t/δ=2时Fac≈1.7，t/δ=3时Fac≈3.1。所以高频设计要把铜厚控制在2倍趋肤深度以内，超过后铜损增长是超线性的。这个单层公式没算邻近效应，多层绕组还要乘以与层位置和磁场分布相关的因子，实际工程中我更依赖脚本算完再做阻抗实测校准。

3.3 磁芯损耗：Steinmetz方程与参数拟合办法

磁芯损耗在平面变压器里占的比重比绕线式大，因为磁芯扁平、散热好，常被推到更高的磁通密度摆幅。工程上用Steinmetz公式：

Pv = k × fsw^α × B^β

其中Pv是单位体积损耗，k、α、β是材料拟合系数。每家磁芯厂家手册都会给不同材料在不同频率下的损耗曲线，但很少直接给拟合系数。我一般从曲线上取三到五个点，用最小二乘拟合出k、α、β；注意单位换算，有些手册B单位用mT，f单位用kHz，算出的Pv单位是mW/cm³，代进其他公式前要统一成W/m³和T。

如果不想拟合，也可以直接从损耗曲线上读某个工作点的单位损耗，乘以磁芯体积Ve得到总磁芯损耗。平面磁芯因为薄，散热路径短，磁芯温升通常不是最大问题，但磁芯损耗高了以后热应力会传导到PCB绕组，反过来抬高铜损，所以我会把磁芯损耗和铜损放在同一个热模型里评估，而不是分开看。

3.4 漏感估算与匝比校验：设计收敛必须回查的两项

漏感估算公式有很多工程近似，我常用的是基于磁场能量法的简化式：

Lleak ≈ μ0 × Np² × lw / bw × (dins + (dp + ds)/3)

其中lw是绕组平均匝长，bw是窗口宽度，dins是原副边绝缘厚度，dp、ds分别是原副边绕组厚度。这个公式的物理意义是：漏感大小正比于匝数的平方，也正比于原副边之间的等效距离，反比于窗口宽度。所以三明治交错结构把原副边距离从两个窗口缩小到一个窗口，漏感会明显下降。

这个公式算出来的是数量级，实际做出来偏差±30%都算正常，但设计阶段有这个数量级就够判断：如果算出来的漏感乘以励磁电流再乘以开关频率，产生的尖峰电压超过了开关管耐压裕量，就要重新调结构。匝比校验也一样，26:2的匝比对应额定占空比，在最低输入电压下占空比不能超过D_max，在最高输入电压下不能低于最小可控占空比，否则输出电压会失控。把这两个校验放一起做，变压器方案才算收敛。

4. 从公式到版图：PCB绕组设计与损耗估算落地

4.1 设定绕组线宽与铜厚：载流密度约束优先

公式算完匝数，下一步是把匝数映射到PCB版图上。这里最先受到约束的是载流能力。PCB外层走线1oz铜厚、1mm线宽，大约能安全通过1A电流（温升按10°C估算）；内层走线散热差，载流要打五折。这个经验值来自IPC-2221的典型曲线，实际设计时按内层每安培需要的线宽来做更稳妥。

平面变压器的原边电流通常有效值在2-5A，用0.5-1mm线宽绰绰有余；真正的瓶颈在副边，低压大电流输出时副边不是走细线，而是铺一层甚至两层完整铜皮，然后通过阵列过孔引到输出。副边单匝时，铜皮宽度基本就是整个窗口宽度，电流在铜皮内横向分布均匀性很重要，我会在铜皮上开均匀的过孔阵列强迫电流垂直换层。

铜厚选取也影响层数和成本。2oz铜厚可以做绝大多数设计，3oz能降低铜损但板厂报价明显上升，且蚀刻时线宽补偿要加大。高压原边绕组对线宽要求不高，反而要考虑爬电距离，原边绕组之间按功能绝缘最小距离取值后，线宽自然就确定了；副边低压大电流则优先满足载流密度，哪怕线宽把窗口占满也在所不惜。

4.2 用脚本估算绕组损耗：一个可复现的铜损计算器

平面变压器的铜损计算重复性高，适合写成脚本。下面这个Python函数是我常用的单绕组损耗估算核心，按趋肤深度查表逼近Dowell公式，把直流电阻、交流电阻系数和损耗一次算出来：

import math def winding_loss(fsw_hz, temp_c, cu_thick_mm, width_mm, mean_len_mm, turns, irms): # 铜电阻率随温度变化，按20C参考值1.72e-8，温度系数0.00393/C rho = 1.72e-8 * (1 + 0.00393 * (temp_c - 20)) # 趋肤深度，单位换算成mm skin = 66.1 / math.sqrt(fsw_hz) # 20C铜的近似式 # 温度升高后趋肤深度变大，按sqrt(rho)比例修正 skin = skin * math.sqrt(rho / 1.72e-8) t = cu_thick_mm x = t / skin # Dowell单层交流电阻系数近似 if x > 0.01: fac = x * (math.sinh(2*x) + math.sin(2*x)) / (math.cosh(2*x) - math.cos(2*x)) else: fac = 1.0 # 直流电阻：R = rho * (匝数*平均匝长) / (铜厚*线宽) length_m = turns * mean_len_mm * 1e-3 area_m2 = (t * 1e-3) * (width_mm * 1e-3) rdc = rho * length_m / area_m2 rac = rdc * fac ploss = irms ** 2 * rac return rdc, rac, ploss, skin # 示例：原边26匝，线宽0.8mm，2oz铜厚0.07mm，平均匝长60mm，电流2A，250kHz rdc, rac, ploss, skin = winding_loss(250000, 80, 0.07, 0.8, 60, 26, 2.0) print(f"Rdc={rdc*1000:.2f}mOhm, Rac={rac*1000:.2f}mOhm, 铜损={ploss:.3f}W, 趋肤深度={skin*1000:.3f}mm")

这段代码先按温度和趋肤深度修正铜电阻率，再用厚度与趋肤深度的比值x套Dowell公式的交流系数，最后把直流电阻和交流系数相乘得到交流电阻，乘电流有效值平方得损耗。参数方面，平均匝长要从版图上量，不要把窗口尺寸当匝长，要算上走线进出窗口的过渡段；温度建议按80-100°C输入，因为绕组稳态温度远比环境温度高；电流用有效值，不是峰值。这个脚本只能估算单绕组，层叠相邻效应会把Fac再放大，最终以样件实测为准，但它能把“线宽差0.1mm、铜厚差0.5oz导致多少瓦差异”这种问题量化出来，避免拍脑袋留裕量。

4.3 过孔载流与多层绕组互联：最容易被低估的电阻瓶颈

多层PCB绕组之间靠过孔连通，过孔电阻在低压大电流副边里经常比铜皮电阻还大。一个标准过孔（孔径0.3mm，板厚1.6mm，孔壁镀铜25μm）的电阻约1mΩ量级，走20A电流就是0.4W的热量集中在一个点，铜箔还没热，过孔先热。所以大电流换层必须并联过孔，并联数量按下式估算：

n = Rvia_single / Rvia_target

20A副边要控制过孔总电阻在0.1mΩ以下，至少并10个过孔。这还不算过孔在铜皮上的电流汇聚效应，过孔距离太近会互相抢电流，实际并联效率只有70%-80%。我建议过孔间距至少1mm以上，排列方向与电流方向一致，形成“电流栅栏”而不是“电流漩涡”。另外，过孔孔壁铜厚由板厂镀铜工艺决定，下单时要把“大电流过孔”标注给工艺，让板厂按加厚孔铜处理，否则实测电阻会比计算值高一倍。

5. 平面变压器设计的高频排查：漏感、温升与绝缘三类翻车现场

5.1 空载电流偏大、原边电感比计算值低30%以上

现象：样机上电，原边励磁电感用LCR表测出来比理论计算值低很多，空载输入电流偏高，变压器本身有轻微“嗡嗡”声。

原因：平面磁芯的配合间隙没控制好。平面磁芯中柱与磁腿是分离件，装配时如果中柱有半气隙结构，但气隙处被PCB阻焊层、绝缘胶带挤占，等效气隙长度变大，电感自然偏低；有些磁芯厂家提供的是磨削过的中柱，公差批次差异也会导致电感离散。

解决：先排除PCB因素，用干净基板直接合上磁芯测电感作为对照；再检查装配面是否有凸起字符、阻焊油墨。我一般选用带中心气隙的标准平面磁芯，让气隙落在磁芯中柱内部，而不是靠磁腿贴装面留缝；贴装面要求平整无字符，必要时让PCB厂做“开窗不印字符”处理。

5.2 满载温升比热仿真高30°C，绕组区域先热

现象：满载运行15分钟后，热成像显示绕组所在区域温度明显高于磁芯，比设计预估高出30°C。

原因：PCB铜箔实际厚度和线宽都达不到设计值。板厂按1oz下单，实际孔铜和面铜可能只有0.8oz，内层蚀刻后线宽还会收窄0.05-0.1mm；绕组又是长距离走线，电阻增加比例被放大。另一个常见原因是内层走线双侧都有绝缘层，散热只能通过过孔和边缘传导，热阻比仿真模型大很多。

解决：样件阶段先测绕组直流电阻，用实测值回代损耗脚本，反推真实铜厚。如果偏差超过15%，把设计铜厚提高一档（比如1oz改2oz），或者在下单文件里注明“内层线宽按成品最小线宽验收”。线宽补偿也要做：原设计0.8mm的线宽，出图时加到0.85-0.9mm，抵消蚀刻侧蚀。

5.3 漏感测试值比估算值大50%，尖峰电压偏高

现象：短路副边后用LCR表测原边漏感，数值比第3章的估算公式结果翻了一倍多，开关管关断尖峰电压明显抬高。

原因：绕组图形在版图上没有贴近磁芯中柱覆盖。平面磁芯的窗口虽然宽，但PCB绕组如果走线只占窗口中间一部分，原副边之间的间隙区域就会存在大量漏磁，等效漏感路径变大。另一个原因是层叠顺序名义上是三明治，实际拉线时为了实现过孔连接，把原边两层绕组的圈数或开口位置做不对称，磁动势无法完全抵消。

解决：把绕组图形收紧，尽量占满窗口宽度；原边两层必须做到完全镜像对称，开口方向一致且位置重合。测量漏感时要记录测试频率，很多LCR表默认100Hz，平面变压器工作在几百kHz，漏感随频率变化明显，至少要测到开关频率对应的值。

5.4 多路输出一路带载，另一路电压跌出规格

现象：双路输出电源，12V带满载时5V输出掉到4.6V，反过来5V带载时12V输出基本稳定。

原因：副边两路绕组堆叠顺序选错了。靠外侧的绕组和原边耦合距离远，漏感压降大；或者两路绕组铺在同一层，但各自回流路径的过孔位置不对称，导致等效串联阻抗不同。

解决：把负载调整率要求最严的那一路放在最贴近原边的层，次敏感路放在外侧；两路输出电流都很大的场合，用独立铜箔层分别绕制，避免共铜皮相互干扰。如果实在排布不开，给敏感路增加后级小LDO或磁放大稳压，但这是下策，优先从绕组结构上解决。

5.5 高压输入下样机有“嘶嘶”声，纹波出现周期性毛刺

现象：输入电压大于300V以后，电源发出可闻噪声，输出纹波上出现与开关频率同步的放电毛刺。

原因：PCB层间出现了局部放电。平面变压器原副边只隔一层玻纤布，如果该处位置正好有板材空洞或阻焊针孔，在高压差下就会发生微放电；放电消耗能量并产生噪声，严重时破坏绝缘。

解决：高压场景把原副边放远程层，拉开物理距离；层间如果必须近距离耦合，引入一层内层屏蔽铜皮，接地到原边静电位，把放电能量泄放掉。样件要做加严绝缘测试：按最高输入电压的1.5倍直流加压1分钟，确认无电流跳变。此处的PCB材质也要向板厂指定高CTI等级板材，不能拿普通FR-4默认参数应付。

6. 平面变压器设计收口：三个实测技巧让样件说话

6.1 LCR表还是阻抗分析仪：不同测试频率下读出的漏感不一样

平面变压器的漏感和分布电容必须用阻抗分析仪扫频测，不能只依赖LCR表单频点读数。做法是：短路所有副边绕组，从原边看进去测电感，这个值就是漏感；然后在开路副边状态下扫频，看原边阻抗是否有明显谐振峰，谐振频率由励磁电感和分布电容共同决定。谐振频率如果落在开关频率的3倍以内，EMI和振铃都会很难处理，要么加屏蔽绕组，要么缩小副边电容。

6.2 用直流电阻实测回代损耗模型，比任何理论都准

样件贴片前，先四线法测出每个绕组的直流电阻，按实际温度折算成25°C标准值，再把这个实测电阻喂给损耗脚本。这样铜厚、线宽、过孔的实际偏差一次性被修正，剩下不确定的只有交流系数，对比实测温升就能把Dowell公式的等效层数因子标定出来。标定一次之后，这个板厂的工艺参数就能复用到后续项目。

6.3 效率曲线上的拐点就是变压器的真实边界

带载测试时记录10%、25%、50%、75%、100%负载下的效率，重点关注满载和半载之间的效率差。如果满载效率掉得比预期快，通常是副边铜损和漏感引起的振铃损耗在负载电流增大后超线性上升；这时的对策只有两条，要么加厚铜、要么并过孔，没有公式能绕过，只能回版图改。

我做完每个平面变压器设计都会留一个习惯：把实测的漏感、交流电阻、温升三个数抄回设计表格里，和计算值并排对比，偏差超过20%的地方一定要找到原因才继续下一版。这个习惯帮我避免了不少“仿真看着挺好，样机一上电就翻车”的重复劳动。平面变压器的公式不复杂，复杂的是公式和版图之间的这段路，希望这些实操细节能帮你在自己的设计里少走几步弯路。

本文还有配套的精品资源，点击获取