企业官网建设流程全解析

简介：这份资源面向具备软硬件协同开发能力的电子工程师与FPGA学习者，聚焦ZYNQ7010 SoC采集AD7768高精度ADC的完整工程实现，可用于工业测量、声学分析、无线通信及高端音频等高速数据采集场景。压缩包共1726个文件，约69.75MB，涵盖FPGA侧的Verilog与VHDL源码、XDC约束、TCL脚本与Bit流，ARM侧的C/C++代码、设备树dtsi、头文件与Makefile，以及Vivado工程、XSA硬件描述和少量文档报告，完整呈现从ADC配置、数据采集到处理器端处理的软硬件链路。目前已有265人学习下载。读者可借此理解FPGA与ARM的任务划分思路，参考高速接口时序、信号完整性与抗干扰设计，并对照工程结构搭建自己的采集与验证环境。

1. 从一块 ZYNQ7010 和 AD7768 说起：这套采集方案到底能解决什么

如果你手头有一块 ZYNQ7010 开发板，又需要接一颗 AD7768 这类 8 通道 24 位同步采样 ADC，大概率会卡在同一个地方：PS 端跑 Linux 做数据搬运很舒服，但 AD7768 的时序、DRDY 中断、SPI 配置寄存器这些事，交给纯软件轮询基本没戏。这套「ZYNQ7010 采集 AD7768」的资源，核心就是解决这个矛盾——用 PL 端做硬时序和串并转换，用 PS 端做配置和缓存，把 8 通道高速同步采样的数据稳定地送出来。

它适合三类人：一是做振动、声学、电力监测这类多通道同步采集的工程师；二是正在学 ZYNQ 软硬协同、想找一个真实 ADC 接口练手的人；三是手里已经有 AD7768 评估板或自制板，缺一套能跑通的 FPGA 逻辑参考。不适合只想跑个 LED 闪烁的入门者，因为这里涉及 SPI 时序、LVDS 数据对齐、跨时钟域这些必须动手调的东西。

2. AD7768 的接口模式与 ZYNQ7010 的引脚分配：先把物理层定死

2.1 AD7768 三种数据接口模式怎么选

AD7768 支持三种数据输出模式：SPI 模式、LVDS 模式、以及菊花链模式。采集 8 通道同步数据时，SPI 模式在 24 位 × 8 通道 × 采样率下，SCLK 会跑到几十 MHz，普通 SPI 外设很难稳定接收，所以实际项目里绝大多数用 LVDS 模式。LVDS 模式下，AD7768 输出一对差分时钟 DCLK 和一对差分数据 DOUT，每个 DCLK 周期输出一位，8 通道数据按帧组织。

选 LVDS 的理由很直接：差分信号抗干扰、走线长、速率高，而且 ZYNQ7010 的 PL 端有 SelectIO 资源，可以直接用 IBUFDS 原语接收，不需要额外电平转换芯片。SPI 模式只建议在调试阶段用——比如只开 1 个通道、采样率降到 1 kSPS 以下，先验证寄存器读写通不通。

2.2 引脚约束与时钟规划

ZYNQ7010 的 PL 端 Bank 电压要匹配 AD7768 的 LVDS 共模电平，通常是 1.8V 或 2.5V。约束文件里最关键的是把 DCLK 和 DOUT 分配到支持差分输入的引脚对上，并且给 DCLK 加时序约束。下面是一个典型的 XDC 约束片段：

# AD7768 LVDS 接口约束（示例引脚，按实际板卡修改） set_property PACKAGE_PIN J16 [get_ports adc_dclk_p] set_property PACKAGE_PIN J17 [get_ports adc_dclk_n] set_property IOSTANDARD LVDS_25 [get_ports {adc_dclk_p adc_dclk_n}] set_property PACKAGE_PIN K16 [get_ports adc_dout_p] set_property PACKAGE_PIN K17 [get_ports adc_dout_n] set_property IOSTANDARD LVDS_25 [get_ports {adc_dout_p adc_dout_n}] # 创建差分时钟约束，假设 DCLK 频率 16 MHz create_clock -name adc_dclk -period 62.500 [get_ports adc_dclk_p]

逻辑说明：IOSTANDARD LVDS_25表示使用 2.5V 差分标准，如果板子是 1.8V Bank 要改成LVDS。create_clock的周期按实际 DCLK 频率算，AD7768 在低功耗模式下 DCLK 通常是采样率的 256 倍，比如 64 kSPS 对应 16.384 MHz。参数改错会导致时序报告里 setup/hold 违例，数据错位。

2.3 电源与复位顺序

AD7768 对上电顺序有要求：AVDD 先于 DVDD，否则内部寄存器可能锁死。常见做法是用一颗带使能脚的 LDO 给 DVDD 供电，使能信号由 ZYNQ 的 PL 引脚控制，等 AVDD 稳定 10 ms 后再拉高。复位引脚 RESET 同样由 PL 控制，低电平保持至少 10 个 MCLK 周期。这一步不做，后面 SPI 读 ID 寄存器会一直返回 0x00 或 0xFF，很多人卡在这里以为是逻辑写错了。

3. PL 端采集逻辑：从 LVDS 解串到 AXI-Stream 打包

3.1 用 IDDR 原语接收 LVDS 数据

AD7768 在 DCLK 的上升沿和下降沿都输出数据（DDR），所以 PL 端要用 IDDR 原语把双沿数据拆成两路单沿数据，再合并成 24 位。下面是一段可综合的 Verilog 核心逻辑：

// 双沿采样，把 DDR 数据拆成上升沿和下降沿两路 genvar i; generate for (i = 0; i < 1; i = i + 1) begin : iddr_inst IDDR #( .DDR_CLK_EDGE("OPPOSITE_EDGE"), .INIT_Q1(1'b0), .INIT_Q2(1'b0), .SRTYPE("SYNC") ) iddr_dout ( .Q1(dout_rise), .Q2(dout_fall), .C(dclk_buf), .CE(1'b1), .D(dout_ibuf), .R(1'b0), .S(1'b0) ); end endgenerate // 移位寄存器，每来一个 DCLK 移入 2 位，凑满 24 位后锁存 always @(posedge dclk_buf or negedge rst_n) begin if (!rst_n) begin shift_reg <= 24'd0; bit_cnt <= 5'd0; end else begin shift_reg <= {shift_reg[21:0], dout_rise, dout_fall}; if (bit_cnt == 5'd23) begin bit_cnt <= 5'd0; data_valid <= 1'b1; end else begin bit_cnt <= bit_cnt + 1'b1; data_valid <= 1'b0; end end end

逻辑说明：IDDR的DDR_CLK_EDGE设为OPPOSITE_EDGE，表示 Q1 在上升沿更新、Q2 在下降沿更新。移位顺序是{shift_reg[21:0], dout_rise, dout_fall}，先收高位还是低位取决于 AD7768 的帧格式——它默认 MSB 先出，所以第一个 DCLK 周期收到的是 bit23。如果发现数据整体偏移一位，把dout_rise和dout_fall的顺序对调即可。

3.2 通道对齐与帧同步

AD7768 的 8 通道数据是连续输出的，每 8 个 24 位字为一帧。帧头没有专门的同步字，靠 DRDY 信号下降沿标识。PL 端要维护一个通道计数器，DRDY 到来时清零，每收完 24 位通道号加一。下面是对齐逻辑：

// 通道计数与帧对齐 always @(posedge dclk_buf or negedge rst_n) begin if (!rst_n) begin ch_cnt <= 3'd0; end else if (drdy_fall) begin ch_cnt <= 3'd0; // DRDY 下降沿强制回到通道 0 end else if (data_valid) begin ch_cnt <= ch_cnt + 1'b1; end end // 打包成 AXI-Stream，TUSER 携带通道号 assign m_axis_tdata = shift_reg; assign m_axis_tuser = ch_cnt; assign m_axis_tvalid = data_valid;

逻辑说明：drdy_fall是 DRDY 信号经过同步器后的下降沿脉冲。m_axis_tuser携带通道号，PS 端 DMA 收到后可以按通道号分流。如果发现通道顺序错乱，先检查 DRDY 是否真的在每帧第一个通道前拉低——用 ILA 抓一下 DRDY 和 DCLK 的关系，比盲改代码快得多。

3.3 AXI-DMA 搬运与 PS 端缓存

PL 端打包好的 AXI-Stream 接到 AXI-DMA 的 S2MM 接口，DMA 把数据写到 DDR 里。PS 端用dmaengine框架或者裸机下的XAxiDma_SimpleTransfer都可以。Linux 下常见做法是写一个字符设备驱动，用dma_alloc_coherent分配一块环形缓冲区，DMA 完成中断里更新写指针，用户态read()直接拷贝。采样率 64 kSPS × 8 通道 × 4 字节（32 位对齐） = 2 MB/s，DDR 带宽完全够，瓶颈在中断频率——每帧一次中断太频繁，建议 DMA 一次搬 1024 帧再触发中断。

4. SPI 配置 AD7768 寄存器：上电后必须走的那几步

4.1 寄存器写入时序与常见坑

AD7768 的 SPI 是 4 线模式，SCLK 空闲高电平，数据在下降沿采样。配置流程一般是：复位 → 写通道模式寄存器 → 写功耗模式 → 写采样率 → 写数字滤波器 → 启动转换。下面是一段裸机下的 SPI 写寄存器函数：

// 向 AD7768 写入一个 16 位寄存器值 // addr: 寄存器地址（7 位），data: 寄存器值（8 位或 16 位） void ad7768_write_reg(uint8_t addr, uint16_t data) { uint8_t tx_buf[3]; tx_buf[0] = 0x00 | (addr & 0x7F); // 写标志位 bit7=0 tx_buf[1] = (data >> 8) & 0xFF; // 高字节 tx_buf[2] = data & 0xFF; // 低字节 XSpi_Transfer(&spi_inst, tx_buf, NULL, 3); // 3 字节传输 // 注意：AD7768 要求 CS 在 3 字节后拉高，中间不能断 }

逻辑说明：tx_buf[0]的 bit7 是读写标志，0 表示写。地址占低 7 位。AD7768 的寄存器有的是 8 位、有的是 16 位，写 8 位寄存器时只发 2 字节。常见坑是 CS 信号在字节间被拉高——有些 SPI 控制器每发一个字节就自动抬 CS，需要在初始化时把 CS 设成手动模式，或者用 GPIO 直接控制 CS。

4.2 关键寄存器配置表

参数说明：功耗模式决定 DCLK 与采样率的倍率关系，低功耗模式是 256 倍，中速模式是 128 倍，快速模式是 64 倍。采样率寄存器的值不是线性对应，必须查 AD7768 数据手册的 MCLK 分频表。数字滤波器选宽带还是 sinc5 取决于信号带宽——振动信号通常用宽带，直流测量用 sinc5 更稳。

4.3 读回校验与 ID 确认

写完配置后一定要读回验证。AD7768 有一个 ID 寄存器（地址 0x2F），固定返回 0x0A 或 0x0B。如果读回不是这个值，说明 SPI 时序或电源有问题。读寄存器时，先发地址（bit7=1），再发一个空字节收数据。下面是对应代码：

uint16_t ad7768_read_reg(uint8_t addr) { uint8_t tx_buf[2] = {0x80 | (addr & 0x7F), 0x00}; uint8_t rx_buf[2] = {0}; XSpi_Transfer(&spi_inst, tx_buf, rx_buf, 2); return (rx_buf[0] << 8) | rx_buf[1]; } // 上电后第一件事：读 ID uint16_t id = ad7768_read_reg(0x2F); if (id != 0x0A && id != 0x0B) { xil_printf("AD7768 ID read failed: 0x%04X\r\n", id); // 检查电源、复位、SPI 模式 }

逻辑说明：读操作时tx_buf[0]的 bit7 置 1。返回的rx_buf[0]是 ID 高字节，rx_buf[1]是低字节。如果返回 0x0000，先量 SPI 的 SCLK 和 MOSI 有没有波形；如果返回 0xFFFF，检查 MISO 是否被拉死。

5. 避坑与排查：这套采集链路最容易翻车的五个地方

5.1 现象：ILA 抓到的数据全是 0 或全 1

原因：LVDS 差分对的 P/N 接反，或者 IBUFDS 的DIFF_TERM没开导致信号幅度不够。解决：先量差分对之间的电压，正常共模 1.2V 左右、摆幅 300 mV；如果 P/N 反了，在约束里对调或者改 PCB 飞线。DIFF_TERM TRUE要加上，否则内部匹配电阻不生效。

5.2 现象：数据偶尔错位，通道号跳变

原因：DCLK 和 DOUT 的走线延迟不一致，IDDR 采样点落在数据跳变沿上。解决：在 IDDR 前加一个 IDELAYE2 原语，用 200 MHz 参考时钟做 31 级延迟扫描，找到误码率最低的 tap 值。常见做法是写一个自动扫描状态机，上电时跑一遍。

5.3 现象：SPI 读 ID 返回 0x00

原因：AD7768 的 RESET 引脚没有正确释放，或者 AVDD 还没稳定就发了 SPI 命令。解决：用示波器看 RESET 上升沿和第一笔 SPI 的间隔，至少等 10 ms。另外检查 SPI 模式——AD7768 要求 CPOL=1、CPHA=1，很多控制器默认 CPOL=0。

5.4 现象：DMA 传输一段时间后卡死

原因：AXI-DMA 的 S2MM 通道没有正确响应 TLAST，或者环形缓冲区溢出后没有及时更新写指针。解决：在 PL 端确保每帧最后一个数据带 TLAST；PS 端中断里先清 DMA 状态寄存器再重新提交传输。如果采样率高于 100 kSPS，建议把 DMA 长度设成 4096 字节的整数倍，减少中断次数。

5.5 现象：采集到的正弦波上有规律毛刺

原因：AD7768 的数字滤波器群延迟与 DRDY 对齐有偏差，或者电源纹波耦合到了 AVDD。解决：先换 sinc5 滤波器看毛刺是否消失——如果消失就是滤波器配置问题；如果还在，用示波器看 AVDD 上的纹波，加一级 LC 滤波。另外注意 AD7768 的 REFIN 电压要干净，基准源噪声直接反映在数据上。

6. 进阶技巧：用 ILA 和 Python 做联合验证

6.1 在 Vivado 里抓取原始帧并导出

调试阶段最有效的手段是把 ILA 抓到的 AXI-Stream 数据导出成 CSV，再用 Python 做 FFT 验证。在 Vivado 的 ILA 界面里，把m_axis_tdata和m_axis_tuser加入波形，触发条件设成m_axis_tvalid == 1，抓 8192 个采样点。导出后是一个 CSV，每行包含通道号和数据。

6.2 Python 端做通道分离与频谱检查

import numpy as np import pandas as pd import matplotlib.pyplot as plt # 读取 ILA 导出的 CSV，假设列名为 ch 和 data df = pd.read_csv("ila_capture.csv") fs = 64000 # 采样率 64 kSPS # 按通道分离 channels = {} for ch in range(8): raw = df[df["ch"] == ch]["data"].values # 24 位有符号数转成 Python int signed = np.where(raw >= 0x800000, raw - 0x1000000, raw) channels[ch] = signed # 对通道 0 做 FFT n = len(channels[0]) freq = np.fft.rfftfreq(n, d=1/fs) spectrum = np.abs(np.fft.rfft(channels[0] * np.hanning(n))) plt.plot(freq, 20 * np.log10(spectrum + 1e-12)) plt.xlabel("Frequency (Hz)") plt.ylabel("Magnitude (dB)") plt.title("Channel 0 Spectrum") plt.grid(True) plt.show()

逻辑说明：np.where(raw >= 0x800000, raw - 0x1000000, raw)把 24 位无符号数转成有符号数，这一步不做的话 FFT 结果全是谐波。np.hanning(n)加窗减少频谱泄漏。如果频谱上出现 50 Hz 及其倍频，说明电源工频干扰没滤干净；如果底噪偏高，检查 AD7768 的基准电压和模拟前端。

6.3 一个我常犯的错误

早期调试时我总想一次把 8 个通道全开、采样率拉满，结果 ILA 抓到的数据全是乱的，查了两天才发现是 DCLK 频率太高导致 IDELAY 没调准。从那以后我每次新板子第一次上电，都强制走一遍「单通道 + 最低采样率 + SPI 读 ID」的流程，确认链路通了再逐步加通道、加速率。这个习惯帮我省下了至少三次通宵。希望帮到你。

本文还有配套的精品资源，点击获取