企业官网建设流程全解析

用 AI 画一块 RV1106 双摄板：三天到「能下单」，以及 AI 在哪里骗了我

先说结论：这块板的最终 Gerber 文件已经发给了打样厂，BOM 也下到了可采购状态。从最开始有这个想法，到下完单，确实只花了三天，没有加班，没有熬到凌晨四点。但如果你以为这三天里 AI 替我干了大部分活，那就错了。

三天里的真实分工大概是：AI 提供了 60% 的第一版思路，我提供了 100% 的怀疑；AI 负责把原理图草稿铺满屏幕，我负责把里面看似合理的错误一个个挑出来。所以这篇文章不是教你“用 AI 自动画板”，而是想聊聊一件更实际的事：在完全信任一个大模型帮你画硬件之前，你需要先知道它会在哪些地方不动声色地骗你。

1. 为什么选 RV1106 做双摄：一个“不太像是新手”的练手项目

1.1 三天能下单的真正含义

很多人看到“三天到能下单”的第一反应是：三天就能画完一块完整的嵌入式主板？听着像营销号。我先把这个概念说清楚——“能下单”不等于“能点亮”，更不等于“产品能量产”。

“能下单”的标准其实很低：原理图的网络表完整，所有器件都有可用的封装，PCB 的 DRC 检查和 DFM 检查清零，Gerber 文件能正常解压，BOM 里每个料号在主流现货渠道能查到。做到这一步，板厂就愿意接单，你的银行卡也敢付钱。

至于这块板子拿回来能不能出图、系统能不能跑起来，那是另一回事。我见过太多人把“能下单”和“设计完成”混为一谈，最后被现实狠狠教育。所以这篇文章里所有“能下单”的说法，都是说：这个板子已经跨过了制造端的门槛，但离真正调通还有一段路。用三天走到这里，纯粹是因为 RV1106 这颗芯片帮了大忙。

1.2 RV1106 这颗芯片解决了双摄的哪些麻烦

RV1106 在 IPC 视觉板里的定位很明确：集成度极高的低功耗视觉 SoC。我做双摄板最关心三点：第一，有没有两个独立的 MIPI-CSI 接口，让两个摄像头能各自走一条数据通路；第二，内存是不是板上集成，省掉外挂 DDR 的布线地狱；第三，有没有自带一定的 AI 算力和编码器，后续做本地推理、RTSP 推流不用再外挂一堆协处理器。

结果这三条它都占了。特别是自带内存这个特性，直接把我从 DDR 等长线、阻抗控制、灌电流仿真这些噩梦里解放出来。要知道外挂 DDR 对新手来说几乎是劝退级的难度，而内部集成内存以后，整块板子的走线压力瞬间小了一个量级。你甚至可以把它理解成一个“已经帮忙装修好了的毛坯房”——地基和承重墙不用你操心，你只需要关心哪面墙挂电视、哪面墙摆沙发。

双摄板的另一个隐藏麻烦是供电。两个摄像头传感器、对外接口、Wi-Fi 模块、复位逻辑，各路电源的时序和噪声要求都不一样。RV1106 的电源域没有像高端手机 SoC 那样变态，一个合理的 DC-DC 加几个 LDO 就能应付，这也给三天的工期留足了余地。

2. 第一天：让 AI 先出原理图，然后我拿着芯片手册逐页对它

2.1 我是怎么“喂”给 AI 数据手册的

第一天的计划很粗暴：把芯片相关的资料整理成几段内容，丢给大模型，让它先把原理图框架搭出来。我喂的素材包括：芯片的高集成简介、一页电源域说明、GPIO 复用表里几个关键接口的片段、以及两三个参考设计的关键截图描述。注意，我没有把整本几百页的手册一次性灌进去，那样效果反而差。生成式 AI 对长文档的处理容易顾此失彼，你把关键页拆开喂，它反而能聚焦。

我给的提示也很直接：“这是一个带双 MIPI-CSI 的视觉 SoC，内置 DDR，需要千兆以太网、USB、两个摄像头模组接口、一颗 SPI NOR 存储、一个音频麦克风通道。请给出系统框图建议、电源树建议、主要器件选型建议。”这个提示几乎不含任何专业黑话，但它描述清楚了边界条件，AI 就能围绕边界展开。

第一版回复确实像模像样：电源树、时钟树、复位逻辑、启动配置全都画在了文字里。单看内容密度，你会觉得这家伙好像真的懂。但正是这种“像模像样”，让我养成了读每句话都要在心里打个问号的习惯。比如它给出的千兆以太网方案里，顺带提到“该 SoC 内置 PHY，可直接出网线信号”，这句话差点被我一眼放过。事实是该 SoC 只有 MAC，没有内置 PHY。如果真信了，后面不止返工，连器件选型都得推倒重来。

2.2 第一版原理图里，AI 的自作聪明

把 AI 生成的系统框图落到具体原理图时，问题才开始密集冒头。最典型的一种“自作聪明”是它会给每个功能模块补齐一个“看着很顺眼”的周边电路。比如给某个 GPIO 使能脚加一个 10kΩ 下拉电阻，给复位脚串一个电容，这些做法本身没错，但它往往会把“通用电路常识”硬套到“具体芯片引脚”上。

我后来整理过它犯的几类错误，发现很多都属于同一个根源：它不知道某个具体器件的内部结构。它知道 GPIO 需要上拉，但不知道这个芯片内部可能已经集成了上拉；它知道差分信号需要匹配阻抗，但容易把 RS485 的经验搬到 MIPI 上。这种错不是粗心，是它在用“概率最高的词汇组合”填空，而不是在用“引脚手册里的事实”填空。

最让我哭笑不得的一个例子是，它在电源树里给主电源轨推荐了一个降压控制器，并且算了一个很漂亮的电感值。我顺着它的思路去翻数据手册，发现这颗 SoC 对电源上电顺序有明确要求，某个电源域必须先于另一个电源域起来，而它推荐的拓扑会让两个电源域几乎同时上电，时序刚好处在灰色地带。这个问题在原理图阶段不痛不痒，但在板子冷启动时很可能导致复位失败，而且极难定位。

2.3 最容易翻车的双摄像头 I2C 地址设计

双摄板里有一个非常经典的坑，值得单独拿出来讲：两个一模一样的摄像头模组接在同一条 I2C 总线上时，地址冲突几乎是必然的。AI 第一版方案里没有处理这件事。它把两颗相同型号的传感器都接在 I2C0 上，且地址都保持默认值。这在单摄板上没问题，在双摄板上就是灾难——系统只能和其中一个通信，另一个要么永远沉默，要么随机抢总线。

正确的做法是在硬件上给每个摄像头模组留出“地址选择”能力。有些传感器的模组板上会有地址选择引脚，把该引脚拉高或拉低即可切换芯片的 I2C 地址；如果模组已经把地址引脚焊死，那么板级至少要留出一路独立 GPIO 来控制传感器的复位和电源使能，软件上通过“先复位 A、配置 A、再复位 B、配置 B”的方式错开访问。这个逻辑听起来简单，但 AI 不会替你想到，因为它的训练数据里，单摄方案的数量远多于双摄方案，模型只会给你一个“最主流的答案”。

还有一个小细节：两个摄像头模组的电源最好用独立的 LDO 控制，这样软件可以做低功耗切换，也能在其中一个传感器异常挂死时单独断电复位。AI 在这个问题上的第一版设计是把两个传感器并联在同一个 2.8V 电源上，省了两个 LDO、省了几颗电容，看起来成本优化得很聪明，但后续调试时会后悔。我在第一天就把它改掉了，也是整个设计里少有的几个、第一天就推翻 AI 方案的决定之一。

3. 第二天：PCB 布局与电源树，AI 帮不上忙的环节

3.1 电源序列、去耦、晶体端接的追加检查

第二天我几乎没有再让 AI 参与布局决策，而是开启了“逐项复核”模式。这个过程很机械，但非常必要。我把前一天生成的电源树打印成表，然后拿芯片电源要求一节一节对照，重点看三件事：上电顺序、去耦电容数量、以及每路电源的实测电流裕量。

先说上电顺序。RV1106 这类 SoC 一般不会要求你做到毫秒级的精确排序，但“哪一路必须先稳定”是有定论的。常见的套路是：先给 IO 域供电，再给核心域供电，最后释放复位信号；或者说，“复位信号必须在所有电源域稳定之后才释放”。所以我在设计里加了一颗电源监控复位芯片，而不是像 AI 第一版那样，把复位脚随便接一个 RC 延时电路完事。RC 延时在电压掉电再快速上电的场景下完全不可靠，这是经验问题，也是 AI 很难从数据里总结出的经验。

再说去耦电容。AI 给出的去耦方案通常是一个“看起来很标准”的组合：每个电源引脚放一颗 100nF，电源入口放一两颗大电容。这个做法在低频板子上够用，但视觉 SoC 的工作频率不低，摄像头的 MIPI 通道也敏感，我更倾向于在核心供电附近多放几颗不同容值的电容组合，并且把电容到电源引脚的走线尽量缩短。原则就是：小容值电容靠近引脚，大容值电容靠近电源入口，所有电容的地端尽量直接打过孔到主地平面，不给回流电流绕远路的机会。

晶体端接也是 AI 容易犯迷糊的地方。AI 第一次给 24MHz 晶振推荐的负载电容只有 10pF，而正常这类晶振的 CL 通常会在 10 到 20pF 之间浮动，具体取决于晶振厂家的规格书。如果不查负载电容直接抄参数，出来的时钟频率可能偏差较大，轻则网络不同步，重则系统启动不稳定。我的做法是把晶振型号锁定，然后按该型号的数据手册计算匹配电容。这一步没有任何捷径，只能手动查表。

3.2 双摄像头 FPC 连接器摆放与走线注意事项

双摄板的天线不是天线，真正难伺候的是两条 FPC 软排线。很多第一次画双摄板的人会把两个摄像头连接器随便放在板子两侧，直到结构件装不进去才后悔。我在布局之前先想清楚了一个问题：两个摄像头要朝着哪个方向？如果两个镜头朝同一方向，FPC 连接器最好都放在板的同一边；如果一前一后，连接器位置就得分别靠近各自的结构开孔。

连接器方向确定后，MIPI 走线才是关键。MIPI-CSI 是差分信号，需要保证差分对内部等长，对间也要尽量等长。两条摄像头数据通路之间要避免长距离平行走线，否则串扰会让图像出现水波纹。我这次把两组 MIPI 分别走在板的两侧，中间用主地平面隔开，这样从物理上就把串扰的可能降到了最低。FPC 连接器下方尽量保持地平面连续，不要在连接器底下大面积掏空。别小看这一点，很多图像噪点问题追溯到最后，都是地平面被破坏导致的回流面积增大。

另外，两个摄像头的供电走线也要分开，尽量各自从 LDO 出口直接送到对应的 FPC 连接器，不要让一路电源横穿整个板子再去供另一个摄像头。图像传感器对电源纹波很敏感，纹波会直接影响画面的暗部噪声表现。这类问题在原理图阶段根本看不出来，只有在实测画面出现斜纹时，你才会回头去查电源布局。

3.3 布局期间几个十分刻意的人工决定

布局时我有几个决定，是故意和 AI 推荐反着来的。

其一，AI 建议把 SPI NOR Flash 放在 SoC 正下方，理由走线最短。我没有采用，而是把它挪到了板边。原因很简单：Flash 不是高速器件，稍微绕一点完全不影响性能，但放在 SoC 正下方会让背面焊接空间变得很挤，而且维修时要拆下闪存再刷固件也更难操作。板边位置方便烧录器飞线，也方便日后换料。

其二，千兆以太网的变压器和 RJ45 接口，AI 建议离 SoC 近一些，减少差分走线长度。但我把 PHY 芯片放到了靠近 SoC 的一侧，把变压器和连接器放到了板边。这样既满足信号完整性要求，结构上也留出了网口的高度空间。如果你把网口怼在某个凸起元件旁边，最后盖外壳时会非常痛苦。

其三，我特意在板子上留了两个调试用的测试点排针，一个给 UART，一个给 JTAG/SWD 备用。这不是必须的，但它能让所有后续调试省掉大量飞线。AI 不会主动建议你留调试接口，因为它只盯着“完成功能”，不关心“以后怎么修”。

4. 第三天：从原理图到可下单，Gerber 之前的最终求生检查

4.1 必须反复跑的 DRC 和 DFM：那些吓人的红线

第三天早晨，设计数据已经完整，我开始做最终检查。步骤是：导出 Gerber 文件，先在自己电脑上跑一遍 DRC，然后传到一个在线 DFM 检查页面，让制造端的规则来打你脸。

DRC 查的是设计规则，比如线宽够不够、间距够不够、过孔到焊盘的距离有没有违规。DFM 查的是制造可行性，比如最小孔径能不能钻、最小线宽能不能刻、板边有没有危险轮廓。两个检查缺一不可。DRC 过了只能说明你的设计符合 EDA 软件的规则文件，DFM 过了才代表工厂真能把这板子造出来。很多新人容易忽略板厂的工艺能力：同一个 Gerber，在一家厂能打，在另一家厂可能直接罢工。所以下单前一定要先确认目标板厂的“最低线宽、最小孔径、最小间距”三项指标，然后把这些参数写进 DRC 规则文件里再跑一遍。

我这次踩到的典型问题有两个：一个是某颗电容的焊盘到旁边的过孔距离只有 0.15mm，DRC 默认规则没报警，但换了严格规则后直接标红；另一个是一处铺铜孤岛，它和主地平面只靠一根细线相连，电流能力不足，在时序上不会立刻出问题，但高频噪声可能因此变大。这两个问题最终都靠人工介入修掉了，AI 完全没有察觉。

4.2 BOM 清理：AI 建议的“找不到货”惊喜

这应该是全流程里最有“现实感”的一幕。AI 生成的 BOM 里有几个看着非常正规的料号：厂家名字是真的，系列名也是真的，但把料号粘到库存搜索引擎里一查，结果不是“无库存”，就是“已停产”，甚至直接“找不到该产品”。

我后来分析了一下，这类问题的本质是 AI 在训练数据里见过某个型号的“开头”，然后根据概率把后面的数字续写完了。它可能知道某家厂商有一款升压芯片，但不记得具体型号尾缀。所以你拿到手的 BOM 里就会出现“A 厂家的真实系列名 + B 型号的真实尾缀”这种缝合怪。

处理办法只有一个：所有 AI 给的料号都必须手动逐个核验。我在第三天花了一个上午，把每个料号拆成“系列名 + 参数 + 封装”三个维度去搜索，找到一款参数和封装都匹配的真实在售料，然后替换进去。这个过程没有技术含量，但绝对不能跳过。我还吃过一次亏：某颗 LDO 的料号本来是真实存在的，但 AI 给的封装把 SOT-23 写成了 SOT-223，两个封装引脚间距完全不同。如果不查封装直接下单，板子回来根本焊不上。

4.3 最终下单前的人工走查清单

下单前我整理了一张人工走查清单，这里分享给你：

• 所有电源输入是否有极性保护和 ESD 防护；电源指示灯有没有串限流电阻，阻值是否按工作电流算过。
• 复位脚是否有上拉/下拉，是否被主控或监控芯片正确驱动；复位释放时间是否晚于所有电源稳定时间。
• 每个摄像头模组的 I2C 地址是否可区分，复位和电源使能是否独立可控。
• MIPI 差分对是否等长、是否远离时钟和开关电源的磁性元件。
• 晶振负载电容是否按实际型号的 CL 参数计算，晶振下方是否清空了铺铜区域。
• 所有 IC 的每个电源引脚是否都有就近去耦电容，电容地过孔是否足够。
• 板边是否有足够大的工艺边和定位孔，拼板是否预留了 V 割/邮票孔空间。
• BOM 里每个料号是否都能在现货渠道找到，且封装与实际器件一致。

这张清单并不复杂，但它把 AI 最容易出错的地方全包住了。做完这一遍人工走查，我最终按下了下单按钮。

5. 复盘：AI 在哪些地方骗了我（按严重度和修复成本排序）

5.1 最高危的骗：引脚功能张冠李戴、料号缝合怪

在所有错误里，最危险的不是参数差一点，而是“引脚功能记错”和“器件型号捏造”。

引脚复用表是 AI 幻觉的重灾区。它可能把某个引脚的复用功能记成另一个引脚的，或者把 UART 的发送脚和接收脚对调，甚至把 I2C 时钟和数据搞混。如果你完全照着画，板子回来后大概率是某个外设直接不工作，或者互相干扰。这种错误在原理图阶段几乎无法通过 DRC 发现，因为网络连接是完整的，只是连到了错误的物理引脚上。

修复成本也非常高：它不像换个电阻那么简单，通常要改原理图、重新出 Gerber、重新下单，等于把前面的工作全部清零。所以我的对策是：所有涉及 MCU/SoC 引脚的连接，一律对照引脚手册逐个确认，不管 AI 说得多么肯定。

型号捏造的修复成本稍微低一点，但更隐蔽。你会在 BOM 阶段才发现这个物料根本不存在，或者它虽然存在但交期要 16 周。避免办法是尽早把 AI 给的料号放进库存查询页验证，越早越好，不要让一个不存在的物料在系统里潜伏到最后一刻。

5.2 中危的骗：电源参数“合理但错误”

电源部分的 AI 幻觉属于“看着合理，实际偏差”。典型场景是：AI 给出的 LDO 型号确实存在，输入输出范围也正确，但它漏算了某个电源轨的瞬间电流需求。比如两个摄像头同时启动时，某一路 2.8V 电源的瞬间电流可能达到数百毫安，AI 选的 LDO 最大输出刚好卡在阈值边缘。如果照单全收，摄像头初始化时电源电压可能被拉低，造成传感器寄存器写入失败。

这类问题的修复成本中等：也许只需要换一个大电流 LDO，但如果你已经根据 AI 的建议把 PCB 布局做完了，就可能要调布局。更稳妥的办法是前期给每路电源留出 1.5 到 2 倍的电流裕量，不要压着极限选型。电源设计讲究的是“有富余”，不是“算得刚刚好”。

我这次还发现 AI 在电源去耦网络上一味堆电容，给出的方案里 10uF 和 100nF 各有七八颗。从功能上没错，但从成本和生产角度看是浪费。我在人工走查时去掉了几颗可留可不留的大电容，保留小电容靠近电源引脚的原则。去耦不是多多益善，合适才是最好。

5.3 低危但烦人的骗：封装、位号、注释花招

还有一种骗局不致命，但很消耗时间：AI 会在某些器件上给出错误的封装名称，或者在位号命名上产生冲突，甚至会在原理图注释里写一段“看起来很专业但和实际电路无关”的说明。这些错误不会让板子报废，但会浪费你大量的核对时间。

封装错误的最好例子就是我前面提到的 SOT-23 与 SOT-223 混用。位号冲突则表现为两个器件被标成同一个编号，导致导出 BOM 时条目缺失。注释花招最坑：AI 可能在一段文字里写“该电容用于滤波”，但它实际连接的位置根本不会产生需要滤波的信号。你要是照着注释去理解电路，会得出完全错误的结论。

对付这类问题没有捷径，只能“扫描每个器件、确认每个封装、忽略每个多余注释”。我通常会把 AI 给的原理图导出成一个文本清单，然后用脚本检查位号是否有重复，再逐个对照封装名称和引脚数量。这套流程不聪明，但特别可靠。

5.4 我是怎么发现这些骗局的：四层检查法

复盘这些骗局之后，我总结出了一套四层检查法，现在每次画板都用：

第一层是“引脚对照检查”。所有芯片引脚的连接关系必须回到数据手册逐一确认，尤其是 GPIO 复用、UART、I2C、SPI 和电源引脚。这一层最花时间，但我只用它查芯片相关和存储器相关部分，其余外围电路可以适度放宽。

第二层是“供货核验检查”。每个核心器件、电源芯片、连接器都要去库存平台看现货价格和交期。这一步同时也在校准 AI 的选型“真实性”。

第三层是“制造规则检查”。把目标板厂的能力参数导入 DRC，跑一次严格规则的板材级检查，再看 DFM 报告。这一层能挡住绝大多数几何问题。

第四层是“冷启动模拟检查”。想象板子第一次上电的场景：按下电源键、所有 LDO 开始爬升、复位释放、SoC 开始初始化，摄像头供电使能。在脑子里把这张流程图走一遍，重点看每个动作的先后顺序是否合理，每个使能信号是否接在正确的 GPIO 上。这层检查不需要软件仿真，但它能帮你发现大量时序和逻辑层面的问题。

6. 如果你也想用 AI 画板：我推荐的工作流与红线

6.1 适合交给 AI 的活，和必须自己把关的活

经过这次三天实战，我对 AI 辅助硬件设计的边界有了一个相对清晰的认知。

适合交给 AI 的活有这些：生成系统框图初稿、整理电源树思路、把零散的需求转成结构化的模块列表、辅助理解数据手册里的术语、帮你计算一些简单的 RC 常数、生成 BOM 的初版草稿。这些工作的共同特点是“容错率高”，即使 AI 说错了，你很快就能发现，而且修正成本极低。

必须自己把关的活有这些：连接器引脚分配、双摄模组的地址规划、电源上电时序、晶振匹配参数、去耦电容布局、最终 BOM 料号核验、DRC/DFM 规则设置。这些工作的共同特点是“错了就返工”，哪怕只错一个引脚，整个设计都要重来。

我的建议是：把 AI 当成一个“非常健谈的实习生”，它可以在你口渴的时候帮你倒杯水，但你绝不能让一个实习生全权负责你家的电路改造。

6.2 给初学者的“防骗三步法”

如果你刚入门，还没建立起足够的硬件直觉，那我建议用这三步来降低被骗概率。

第一步：别让 AI 直接给你最终答案，让它先给你“问题清单”。比如你问“画这块双摄板需要考虑哪些问题”，它列出的问题往往比它给出的方案更有参考价值。因为问题清单是它从大量数据里总结出来的，模型幻觉在清单层面的出现率远低于细节层面。

第二步：把 AI 的每个具体结论都变成“可验证的疑问句”。比如它说“该引脚用作 I2C 时钟”，你就去芯片手册里找那个引脚的复用表，亲眼看一眼。这个过程会重复上百次，但每次重复都在加深你对硬件的理解。

第三步：拿到 AI 的 BOM 后，一定要去库存平台逐个搜索料号。不要只看“有没有货”，还要看“封装和你的库对不对得上”。这是把 AI 从“虚构世界”拉回“真实世界”的最强约束。我见过太多人的设计死在 BOM 核验这一步，也见过更多人的设计因为这一步而最终活了下来。

6.3 三天后我才真正明白的事

这三天结束后，我最大的感受不是“AI 画板太快了”，而是“硬件设计里的低级错误原来比我想象中更常见”。

以前我总觉得，错误都是复杂设计带来的：高速信号、射频干扰、多层板叠层结构。但这次 AI 帮我踩出的坑，几乎没有一个是高深的，全是核对不仔细的常规错误。AI 的“骗”其实并不高明，它是一个概率统计模型，它只会把曾经见过的最高频答案写给你，至于这个答案适不适合你的具体设计，它既不关心也不知道。

所以真正的防线不是更聪明的 AI，而是你的查证习惯。三天能下单，不是因为 AI 多强大，而是因为我把大量时间花在了“怀疑”和“验证”上。如果非要说一句话总结这次经历：AI 让原理图从 0 到 80% 的速度变快了，但从 80% 到 100% 的每一寸，都需要你亲手磨。别急着感谢 AI 帮你省了三天，先想想是谁帮你保证了这三天不白费。