企业官网建设流程全解析

这次我们直接看一个硬件玩家大多绕不开的话题：在嘉立创打板。

前几个月我陆续在嘉立创下了几单 PCB，从双面板做到四层板，最近发现六层板通道也已经开放。真正让我意外的不是打折力度，而是它反复被用户提到的那个说法——“不靠卖板赚钱，以培养工程师为己任”。从免费打板入口、在线 EDA、开源封装库到大量教程文档，这条链路的设计意图很明确：让更多人能低成本接触真实的 PCB 制造流程。

不过这篇文章不聊情怀，只聊落地。我会从嘉立创 EDA 的工程创建开始，完整走一遍“原理图 → 封装确认 → PCB 布局布线 → DRC 检查 → 下单打板”的流程，然后把六层板的层叠结构、阻抗匹配、过孔设计这些硬核点单独展开，最后给出常见报错和排查方案。想看实操的直接往下翻。

1. 嘉立创打板核心能力速览

从材料来看，免费打板的具体次数、尺寸限制和数量限制是由平台活动规则动态调整的，所以这张表只写“有免费打板活动”，不下定论。你需要做的，是去官网确认当月的活动条件。

2. 适用场景与使用边界

2.1 这个平台适合谁

我接触的嘉立创用户主要分四类：

• 学生和竞赛队：课程设计、电子设计竞赛、毕业设计，打样成本低，EDA 上手快。
• 硬件工程师：用来做原理验证、功能样板、小批量内测，省去和工厂来回沟通工艺的时间。
• 开源硬件爱好者：个人项目和开源仓库需要快速打样，免费打板降低试错成本。
• 小团队：产品还没稳定时，先在嘉立创打样验证，稳定后再转量产渠道。

2.2 能解决什么问题

核心是缩短“设计 → 制造”的距离。在嘉立创 EDA 里画完图，点下单，板厂的工艺参数和计价模型直接联动，不需要手工整理 GB 的工程文件夹发送给工厂。同时封装库在线同步，不同工程之间能复用相同器件，这对学习阶段的用户帮助很大。

2.3 使用边界

需要注意几点：

• 免费打板是运营活动，不是无限免费，尺寸、层数、数量都有规则。
• 多层板、特殊工艺板，按官网下单系统的实际报价为准。
• 盲埋孔、HDI、超厚铜、特殊表面处理等工艺需要看平台是否支持，不能默认所有板子都能一键下单。
• 合规边界：设计必须是原创，不能直接拆解、仿制别人的 PCB 文件；产品商用前，涉及电磁兼容、安规认证的，该走认证就走认证，打样阶段不能代替。

3. 环境准备：装好嘉立创 EDA，开始第一个工程

3.1 下载与注册

先到嘉立创官网注册账号。注册后会同时解锁 EDA 和下单系统，这一套账号体系是打通的。

EDA 有两种形态：

• 标准版：网页打开即可使用，依赖浏览器运行，适合简单原理图和双面/四层板入门。
• 专业版：桌面客户端，适合复杂工程、六层以上设计和更精细的规则管理。

从实际体验来看，如果只是画一个传感器小板，标准版够用；一旦开始画六层板，要管理多个电源分割和阻抗信号，专业版的规则系统会更顺手。建议直接下载专业版，长期使用不用切换。

3.2 创建工程的操作路径

登录后，点击新建工程，输入工程名称并保存。之后你会看到三个主要面板：

• 左侧是元件库，上方搜索框可直接搜器件型号。
• 中间是画布，原理图和 PCB 都在这里编辑。
• 右侧是属性面板，元件的位号、值、封装、旋转角度都在这里改。

3.3 工程文件的管理建议

嘉立创 EDA 的工程文件本质是结构化的文本数据，体积很小。但建议把它纳入版本管理，至少做本地备份，因为 PCB 设计中“改错一步不好回退”是常态，有 Git 或云端备份能省大量时间。

3.4 硬件配置不用焦虑

这块 EDA 对显卡没有要求，集成显卡也能流畅完成布局布线。真正吃性能的是 3D 预览和大工程缩放，如果你同时开了 3D 预览和布局视图，旧电脑会感觉卡顿，这时关掉 3D 预览就好。

4. 从原理图到 PCB：完整画板流程

4.1 从原理图开始，怎么找元件

常有人问“嘉立创里面的运放在哪”。直接在原理图编辑器右上角搜索 LM358、OP07、OPA2333 这类型号就能找到，库里自带封装和原理图符号，放置后封装信息跟着进去，不会出现原理图有器件、PCB 里没有封装的情况。

DHT11 这类传感器也一样，搜索 DHT11 直接调用，不需要自己画封装。我的习惯是：能搜到的器件优先用官方库，搜不到再自己画封装；自己画封装时要认真核对引脚间距和实物手册，这是打样翻车的高发区。

4.2 电容分类与选型

PCB 设计里电容主要分瓷片电容、电解电容、钽电容和薄膜电容。在嘉立创 EDA 库中搜索时，瓷片电容（MLCC）通常按容值、封装（0402、0603、0805、1206）、耐压三个维度区分。

选型逻辑比较简单：

• 电源输入滤波：大容值电解电容或钽电容。
• 芯片电源引脚去耦：0.1uF 瓷片电容就近放置，离电源引脚越近越好。
• 高频电路里的耦合电容：按数据手册推荐值选 C0G 或 X7R 材质。

布局时不要把去耦电容放到芯片对面层，看似省地方，实际引脚回路过长，高频下退耦效果会打折扣。

4.3 螺丝孔怎么画

“PCB 怎么画螺丝孔”和“嘉立创螺丝孔在哪里”是每个新手几乎必问的问题。

正确的做法不是用画圆工具在丝印层画一个圆，而是放置“安装孔”元件。在 EDA 库中搜索 M2、M3 安装孔，或直接在 PCB 编辑器里调用“定位孔”工具，会得到一个带钻孔属性、开大孔径、周围留出金属焊环或非金属化孔的实体。

结构上的注意点：

• 螺丝孔不要放太靠近板边，否则板厂铣边时容易崩边。
• 金属化螺丝孔如果连接到地，要确认地和结构件之间是否存在短路风险。
• 非金属化螺丝孔，适合需要螺丝与板内电气完全隔离的场景。

4.4 画板框

板框决定板子的外形，建议用专用的板框绘图工具画，不要用普通走线画完再转。切换到板框层，用折线、圆弧画一个闭合轮廓，然后执行“生成板框”或“外形轮廓”操作，后续布局布线都会以此为边界。

热搜里有个词是“AD21 中绘制任意形状 PCB 板的边框”，这在嘉立创里思路一样：先在板框层画形状，再让 EDA 识别为板框，最后下单时系统按这个轮廓制造。异形板比矩形板贵一点，所以原型阶段尽量用圆形、矩形或多边形组合来替代复杂异形。

4.5 布局和布线的核心思路

布局阶段按“核心 → 供电 → 外围”顺序摆放：

• 先放主控芯片，放在板子中心或热源需要的位置。
• 晶振尽量靠近 MCU 时钟引脚，走线不要太长。
• 去耦电容靠近对应电源引脚。
• 电源模块（比如 TPS563201 这类 DC-DC）先围出功率环，再放外围反馈电阻。

布线阶段注意几条通用规则：

• 普通信号线常用 10mil 以上，电源线按电流需求加宽。
• 差分信号（USB、以太网）成对走，保持等长和等距。
• 过孔不要打断地平面回流，信号换层时旁边加一个回流地孔。
• 反激开关电源这类板子，初级和次级之间要留出足够隔离距离，布局阶段就要分区，不能等布线再改。

4.6 从原理图到 PCB 的十大步骤

1. 新建工程，保存到本地。
2. 在原理图页放置元件并连线。
3. 检查网络名、引脚连接和未连接提示。
4. 执行“从原理图生成 PCB”。
5. 在 PCB 页面设置板框。
6. 放置安装孔和结构定位孔。
7. 按信号流程摆好器件布局。
8. 设置设计规则，包括线宽、间距、过孔参数。
9. 布线并铺铜。
10. 运行 DRC，逐条处理报错后导出文件或下单。

5. 六层板设计要点

5.1 为什么说六层板是分水岭

四层板依靠整版铺地还能掩盖不少问题，六层板则必须认真思考层叠结构。因为六层板能放更多内层，你的每一层如何分配，直接影响信号完整性、电源完整性、EMC 和加工成本。

5.2 常见的层叠方案

第一种：

第二种（更稳）：

第二种方案牺牲了一个布线层，换来完整的第二地平面。信号层上下都有地参考，回流路径非常短，对 EMC 和信号质量更友好。如果板上高速信号不多，第一种方案布线更宽松，但分割电源时要注意回流。

5.3 电源平面分割

四层板里通常只有一层地、一层电源。六层板多出的内层可以让你对电源进行分区设计：3.3V、5V、12V 等不同电压轨在大平面上用分割线隔开，每个区通常只服务靠近它的模块。

分割时注意：

• 分割线不要细小尖角，否则加工时容易出现工艺偏差。
• 跨分割区域的信号走线要尽量避免，因为回流路径被切断了。
• 不同电源分区转换处，放足够的去耦电容作为桥接。

5.4 阻抗匹配：六层板避不开的话题

四层板低速应用还可以忽略阻抗，六层板常伴随 USB、千兆以太网、HDMI 这类高速信号，阻抗匹配没做对，信号质量和 EMC 都会出问题。

热搜里有“嘉立创阻抗计算神器”，你可以在嘉立创的阻抗计算工具里输入：

• 目标阻抗（单端 50Ω，差分 90Ω/100Ω）
• 层叠结构中参考层的距离
• 板材介电常数
• 铜厚
• 线宽、线距

它会给出推荐的线宽和间距。实际生产中，线宽还要根据工厂蚀刻补偿调整，所以最稳的做法是：设计时留出阻抗计算值，下单时在工艺备注里注明哪些网络需要控制阻抗，工厂会按实际层叠做补偿。

5.5 过孔设计

六层板打样绝大多数用通孔即可，盲孔和埋孔要看平台工艺能力表，一般会增加成本。高频信号换层时，旁边加一个回流地孔，减小回路面积。电源过孔要按电流总量设计数量和孔径，不要只用一两个小过孔硬撑大电流。

6. 下单打板流程：从设计到收到板子

6.1 EDA 一键下单

在嘉立创 EDA 的 PCB 界面点击下单，系统会把当前工程的层数、尺寸、数量同步到下单页面。下单前你需要人工确认的选项主要是板厚、铜厚、表面处理和交期。

表面处理这里提一句：

• 喷锡：常规板子够用，成本低，焊接方便。
• 沉金：保存时间更长、平整度更好，适合精密焊接和需要抗氧化场景。
• 裸铜/OSP：较少用，储存时间短。

6.2 免费打板的参与方式

进入官网对应的免费打板活动页，通常流程是：

1. 上传 Gerber 文件，或者从嘉立创 EDA 直接导入。
2. 确认板子的尺寸、层数、数量是否符合免费规则。
3. 选择表面处理和交期。
4. 下单并按页面提示完成支付（运费或超出规则的差价）。

需要看清楚免费规则：有的活动限定双面板，有的限定尺寸范围，有的限一个月几次。这些参数随时会变，以页面为准，别拿旧规则去套新订单。

6.3 Gerber 导出注意事项

只导出 Gerber 不导出钻孔文件，是打样最容易翻车的坑。嘉立创 EDA 提供打包导出功能，建议用向导导出：

• Gerber 文件
• 钻孔文件
• 坐标文件
• BOM

导出后自己检查 zip 里有没有.drl或者drill目录。没有钻孔文件，孔位根本不会被生产，板子回来后全是实心板。

6.4 工艺参数确认

下单前确认这几个参数有没有和设计一致：

• 最小线宽/线距，要和布线规则对得上。
• 最小孔径，确保过孔和插件孔都在工艺范围内。
• 板厚，1.6mm 是默认值，特殊厚度要加价。
• 铜厚，外层 1oz 是常见配置，大电流内层建议加厚。

7. 批量操作与文件处理效率

7.1 EDA 内的批量能力

画板最花时间的往往不是画，而是重复修改。

嘉立创 EDA 里常用批量操作包括：

• 多选器件后统一修改封装。
• 批量修改位号字体、字号。
• 批量对齐和等间距分布。
• 批量放置安装孔到固定网格。
• 批量修改导线宽度。

这些操作都基于“先多选，再统一改属性”的逻辑，比一个个点选效率高得多。

7.2 用 Python 处理 BOM

导出 BOM 后，如果同一元件的多个位号是分开行展示的，手工合并很累。下面是一个通用脚本，把同“value + footprint”的器件合并成一条，整理出简洁 BOM。注意这里只是本地文件处理，并非调用嘉立创官方接口，接口能力以官方文档为准。

import csv def load_bom(path: str) -> list: rows = [] with open(path, newline='', encoding='utf-8-sig') as f: reader = csv.DictReader(f) for row in reader: rows.append(row) return rows def merge_bom(rows): merged = {} for r in rows: designator = r.get("Designator", "").strip() value = r.get("Comment", "").strip() footprint = r.get("Footprint", "").strip() key = (value, footprint) if key not in merged: merged[key] = {"designators": [], "value": value, "footprint": footprint} merged[key]["designators"].append(designator) return merged if __name__ == "__main__": rows = load_bom("bom.csv") merged = merge_bom(rows) output = [] for item in merged.values(): output.append({ "designators": " ".join(item["designators"]), "value": item["value"], "footprint": item["footprint"], "quantity": len(item["designators"]) }) with open("bom_merged.csv", "w", newline='', encoding='utf-8-sig') as f: writer = csv.DictWriter(f, fieldnames=["designators", "value", "footprint", "quantity"]) writer.writeheader() writer.writerows(output) print(f"合并完成，共 {len(output)} 种器件")

运行前把bom.csv换成自己导出的文件名，再确认表头字段是Designator、Comment、Footprint即可。

7.3 用 Git 管理 PCB 工程

嘉立创 EDA 的工程文件适合放入 Git 仓库。基础操作如下：

git init git add . git commit -m "initial layout v0.1" git tag v0.1

注意提交前清理自动备份和临时文件，避免仓库体积膨胀。PCB 工程改版时，建议每个版本打一个 tag，方便随时回到之前的状态。

# 查看当前改动 git status # 回退到指定版本 git checkout v0.1

7.4 多块板并行管理

同时画多块板时，我的习惯是：

• 每块板一个独立工程目录，工程名带版本号。
• 统一命名规范：ProjectName_V1.0_日期。
• 共用元件优先走 EDA 在线库，不手工复制。
• 每块板下单前导出一份完整生产 zip 自检。

8. 常见问题与排查方法

这里有一个排查顺序建议：先看 DRC、再看生产文件、最后看工艺参数。很多问题的根源都是这三个环节的某一个没闭环。

9. 最佳实践与使用建议

9.1 小批量验证先于一切

第一板永远先打小批量，比如 5 到 10 片。不要一上来就拼一堆板子，焊接调试没问题后再放大订单。PCB 设计里“看起来能工作”和“实际能工作”之间，始终隔着一次流片验证。

9.2 保留最小可运行模板

把 MCU 最小系统、电源、下载口、指示灯做成一个模板工程。每次新项目都从这个模板复制，能省掉大量重复工作，也能避免每次重新搭电路引入低级错误。

9.3 下单前三板斧检查

每次下单前，固定检查三件事：

• DRC 是否还有未处理报错。
• 丝印是否压到焊盘，位号是否被遮挡。
• 螺丝孔到板边、元件到板边的距离是否足够。

这三项出问题的概率最高。

9.4 绕不开的合规提醒

PCB 设计和打样本身是正常技术活动，但要注意：

• 不要直接复制仿制他人设计文件。
• 不要使用无授权的封装和电路做大规模商用。
• 涉及作品展示和开源发布时，尊重原始项目的 License。
• 产品进入实际交付前，按要求完成 EMC、安规等测试。

9.5 工具链要闭环

嘉立创最大的价值不只是打板便宜，而是 EDA、元件库、下单、贴片、教程文档全部串在一起。建议把设计好的工程顺手做成教程发到自己的博客、仓库或论坛，既能沉淀知识，也方便后续复用。

10. 总结与下一步

这次的内容核心就两条：把嘉立创 EDA 的完整画板流程走通，再把六层板设计中最关键的三件事——层叠、地平面、阻抗匹配——想清楚。

如果你还没试过六层板，建议先拿四层板把流程练熟，再上六层。最容易踩的坑是层叠和阻抗不匹配：层叠没想清，后面布线到处补救；阻抗不匹配，高速信号直接质量崩坏。

接下来可以按这个顺序验证：

1. 拿一块双面板做一个小模块，体验 EDA 下单闭环。
2. 把设计升级到四层，感受电源平面和地平面的好处。
3. 选一块带 USB 或以太网的板，试六层板加阻抗控制。
4. 如果项目要批量，再研究 SMT 贴片和物料清单整理。

六层板开放之后，个人开发者做高速板子不再需要很高的资金门槛。你真正需要投入的，是花一两个晚上把层叠结构和阻抗计算读透，然后把板子打回来实测一遍。每一次打样回来，都能比理论学到更多东西。建议把这篇文章收藏，下次画板下单前翻一遍检查清单，能少走不少弯路。