企业官网建设流程全解析

1. 射频供电的痛点与LT3094的破局思路

搞射频前端的人都有一个共识：信号链路上任何一个环节的供电质量，最终都会以某种形式反映在频谱上。我最早做2.4GHz收发链路的时候，用的是某款通用型低压差线性稳压器给VCO和PLL供电，当时觉得输出纹波也就几百微伏，应该够用了。结果实测相位噪声在10kHz偏移处只有-85dBc/Hz左右，跟仿真预期差了将近15dB。后来换了一颗专门为噪声敏感型应用设计的LDO，同样的板子、同样的负载，相位噪声直接压到了-112dBc/Hz。这个经历让我彻底意识到，射频电路的供电不是“能亮就行”的事情，LDO的选型直接决定了整个射频链路的性能天花板。

LT3094这颗芯片在射频圈子里被讨论得很多，核心原因就一个：它把超低噪声、高电源抑制比和高带宽这三件事同时做到了一个比较极致的水平。官方数据手册标称在10Hz到100kHz带宽内输出噪声仅为0.8μVrms，1MHz处的PSRR达到74dB，10kHz处更是超过90dB。这些数字放在纸面上可能没什么感觉，但当你把它接到一个对电源纹波极其敏感的VCO上时，差异是立竿见影的。

这篇文章我会从实际项目出发，把LT3094在我的射频电路中的完整应用过程拆开来讲。包括为什么选它、怎么配置外围元件、PCB布局要注意什么、实测数据怎么对比、踩过哪些坑。如果你正在做射频收发链路、锁相环、混频器或者低噪声放大器的供电设计，这些内容应该能帮你少走不少弯路。

1.1 射频电路对供电的苛刻要求

射频电路跟普通数字电路或低频模拟电路最大的区别在于，它对电源噪声的敏感度是数量级上的差异。一个MCU供电纹波大个几十毫伏可能完全不影响功能，但同样的纹波加到VCO的供电引脚上，振荡器的输出频谱就会明显恶化。原因在于射频信号的处理本质上是在频域上做文章，任何电源上的低频噪声都会通过器件的非线性效应搬移到载波附近，形成相位噪声的边带。

具体来说，电源噪声影响射频电路主要有三条路径。第一条是通过有源器件的偏置网络直接调制跨导，比如放大器的栅极偏压如果被电源纹波干扰，增益就会跟着波动，产生幅度调制。第二条是通过变容二极管的偏压影响振荡频率，这是VCO最敏感的路径，电源上哪怕几十微伏的波动都会导致输出频率的微小偏移，在频谱上表现为相位噪声的抬升。第三条是通过衬底耦合和寄生电容把噪声注入到信号路径中，这条路径在高频段尤其明显。

衡量LDO对射频电路适配性的核心指标有两个：输出噪声密度和电源抑制比。输出噪声密度决定了LDO自身产生的噪声有多少会加到负载上，单位通常是nV/√Hz或者μVrms。电源抑制比则衡量LDO对外部输入电源纹波的抑制能力，单位是dB，数值越大表示抑制能力越强。对于射频应用，通常要求10kHz到1MHz范围内的PSRR不低于60dB，输出噪声在10Hz到100kHz带宽内不超过10μVrms。

1.2 为什么是LT3094而不是其他方案

市面上超低噪声LDO的选择其实不少，比如TPS7A47、ADM7150、LT3045这些都有不错的口碑。我在选型阶段把几款主流型号的关键参数拉了一张表做对比，最终选择LT3094的原因是多维度的。

LT3094和LT3045在噪声和PSRR上几乎持平，但LT3094的输入电压范围更宽，支持到20V，而且它的基准电压架构做了优化，在低频段的噪声表现更稳定。TPS7A47虽然电流能力更强，但PSRR在高频段衰减太快，1MHz处只有45dB，对于需要抑制开关电源高频纹波的场景来说不够用。ADM7150的输出电压范围太窄，固定版本的灵活性不够。

还有一点很关键：LT3094的噪声频谱密度曲线非常平坦。很多LDO在低频段噪声很低，但到了10kHz以上就开始翘起来，而LT3094在整个音频到射频关注的频段内都保持在一个很低的水平。这对于锁相环环路带宽在几十kHz到几百kHz的应用来说特别重要，因为环路滤波器对电源噪声的抑制能力在这个频段是有限的。

2. LT3094的核心架构与关键参数解读

要真正用好一颗LDO，光看数据手册的几行参数是不够的。你得理解它内部是怎么工作的，哪些参数是设计时真正需要关注的，哪些参数在实际应用中会被其他因素掩盖。LT3094之所以能做到这么低的噪声和这么高的PSRR，跟它的内部架构有直接关系。

2.1 超低噪声架构的工作原理

LT3094采用的是电压基准加误差放大器加调整管的经典LDO拓扑，但每个环节都做了针对低噪声的优化。它的内部基准是一个经过特殊处理的带隙基准源，基准电压的噪声被压到了极低的水平。误差放大器用的是低噪声的差分输入级，输入参考噪声密度在10nV/√Hz以下。输出调整管是一个PMOS器件，栅极驱动电路也做了噪声滤波处理。

这里有一个容易被忽略的细节：LDO的输出噪声并不只是基准和误差放大器的噪声，还包括调整管本身的热噪声和闪烁噪声。LT3094在调整管的尺寸和偏置电流上做了折中，使得调整管在提供500mA电流的同时，自身贡献的噪声不会成为主导项。官方数据手册给出的0.8μVrms是在输出电流10mA、输出电压1V的条件下测得的，实际应用中输出电流越大，调整管的噪声贡献会略微增加，但幅度不大。

LT3094还有一个比较特别的设计：它的SET引脚外接一个电阻来设定输出电压，同时这个电阻上的电流也决定了内部基准的偏置。这意味着SET电阻的精度和温度系数会直接影响输出电压的稳定度。官方推荐使用0.1%精度、25ppm/°C温度系数的薄膜电阻，我实测下来用普通1%精度的厚膜电阻，输出电压的初始误差会多出几十毫伏，温度漂移也明显更大。

2.2 PSRR的实际意义与测试方法

电源抑制比这个参数在数据手册里通常会给一条曲线，展示从10Hz到10MHz范围内PSRR随频率的变化。LT3094的PSRR曲线在低频段超过100dB，到100kHz时还有80dB左右，1MHz时降到74dB，10MHz时大约40dB。这条曲线的形状跟LDO内部的环路增益直接相关，环路增益越高，PSRR越好，而环路增益会随着频率升高而下降。

实际测试PSRR的方法是在LDO的输入端注入一个已知幅度的正弦波信号，然后在输出端测量同一频率下的信号幅度，两者的比值取对数就是该频率下的PSRR。我用的设备是信号发生器加功率放大器做注入源，示波器或者频谱仪做输出测量。需要注意的是，注入信号的幅度不能太大，否则会让LDO进入非线性区域，测出来的PSRR会偏乐观。一般注入幅度控制在输出直流电平的1%以内比较合适。

对于射频应用，PSRR最关键的频段是100kHz到10MHz。这个频段正好是开关电源的开关频率及其谐波所在的区域。如果LDO在这个频段的PSRR不够高，开关电源的纹波就会透传到射频器件的供电引脚上。我实测过一颗普通的LDO，在500kHz处的PSRR只有30dB，结果开关电源的50mV纹波在输出端还剩1.5mV左右，足以让VCO的相位噪声恶化10dB以上。换成LT3094之后，同样的500kHz处PSRR有85dB，输出端的纹波被压到了微伏级别，完全淹没在噪声底之下。

2.3 噪声密度与积分噪声的关系

数据手册里给出的输出噪声通常有两种表示方式：一种是噪声密度曲线，单位是nV/√Hz或者μV/√Hz；另一种是积分噪声，单位是μVrms，表示在某个带宽内对噪声密度积分的结果。LT3094的噪声密度在1kHz处大约是2.5nV/√Hz，在10kHz处大约是2nV/√Hz，到100kHz处降到1.5nV/√Hz左右。

积分噪声的计算方法是把噪声密度曲线在目标带宽内做平方积分再开方。比如10Hz到100kHz带宽内的积分噪声，就是把每个频点的噪声密度平方后乘以带宽增量，累加后再开方。LT3094在这个带宽内的积分噪声是0.8μVrms，这个值已经接近很多低噪声放大器的输入参考噪声了。

这里要提醒一点：积分噪声的大小跟带宽的选择关系很大。如果应用只需要关注1kHz到100kHz的噪声，那积分噪声会比10Hz到100kHz的标称值小不少。反过来，如果应用对低频噪声也敏感，比如音频或者传感器信号调理，那10Hz以下的噪声也需要考虑。LT3094在10Hz处的噪声密度大约是5nV/√Hz，虽然比中频段略高，但在同类产品中仍然属于优秀水平。

3. 射频电路中的实操配置与布局要点

选好了芯片只是第一步，外围电路的设计和PCB布局才是决定最终性能的关键。我见过不少人用着很好的LDO，但因为布局不当或者外围元件选错，实测性能连数据手册的一半都达不到。这一章我把LT3094在射频电路中的完整配置过程拆开来讲，包括元件选型、参数计算和布局细节。

3.1 外围元件选型与参数计算

LT3094的外围电路不算复杂，但每个元件都有讲究。核心元件包括SET电阻、输入输出电容、前馈电容和噪声滤波电容。

SET电阻的阻值决定了输出电压，公式是Vout = 100μA × Rset。比如要输出3.3V，Rset就是33kΩ。这个电阻的精度直接影响输出电压的精度，温度系数影响输出电压的温漂。我推荐用Vishay的PTF系列或者VPG的VSMP系列，0.1%精度、5ppm/°C温度系数，虽然价格比普通电阻贵不少，但对于射频应用来说这点成本值得花。实测用普通1%电阻时，输出电压在-40°C到85°C范围内的漂移超过50mV，换成高精度电阻后漂移控制在10mV以内。

输入电容和输出电容的选择要兼顾容值、ESR和频率特性。LT3094对输出电容的ESR有要求，数据手册推荐使用低ESR的陶瓷电容，容值在10μF到100μF之间。我实际用的是两颗22μF的X7R陶瓷电容并联，再加上一颗1μF的C0G电容来改善高频响应。X7R电容的容值会随直流偏压变化，22μF的电容在3.3V偏压下实际容值可能只有15μF左右，所以并联两颗留足余量。C0G电容的容值稳定，但容值做不大，用来补高频段正好。

前馈电容接在SET引脚和输出之间，作用是旁路掉SET电阻上的噪声，同时改善LDO的瞬态响应。容值一般在1nF到10nF之间，我用的4.7nF的C0G电容。这个电容不能太大，否则会影响环路的稳定性，也不能太小，否则对低频噪声的旁路效果不够。实测4.7nF在10kHz到1MHz范围内对输出噪声有2dB到3dB的改善。

噪声滤波电容接在SET引脚和地之间，跟SET电阻组成一个低通滤波器，把基准源的噪声旁路掉。LT3094的SET引脚内部有一个100μA的电流源，这个电流源本身有噪声，通过SET电阻转换成电压噪声。外接一个10μF的电容到地，可以把这部分噪声的转折频率压到0.5Hz以下，在10Hz以上就有明显的抑制效果。我用的是一颗10μF的X7R陶瓷电容，实测对低频噪声有大约5dB的改善。

3.2 PCB布局的五个关键细节

LDO的PCB布局对性能的影响经常被低估。我做过对比实验，同一套电路，布局好的版本和布局差的版本，PSRR在1MHz处能差20dB以上。下面这五个细节是我踩过坑之后总结出来的。

第一个细节是输入电容和输出电容必须紧贴LDO的引脚。电容的接地端要通过最短的路径连接到LDO的GND引脚，最好是用过孔直接打到地平面。我见过有人把电容放在离LDO两厘米远的地方，结果高频段的PSRR直接掉了15dB。原因是电容和LDO之间的走线电感在高频下形成了阻抗，削弱了电容的旁路效果。

第二个细节是SET引脚的走线要尽量短，并且远离噪声源。SET引脚是高阻抗节点，很容易拾取周围的噪声。SET电阻和噪声滤波电容要放在LDO的同一面，走线长度控制在5mm以内。如果实在放不下，可以用屏蔽走线或者把SET节点用接地铜皮包围起来。

第三个细节是GND引脚的连接。LT3094的GND引脚既是输出电流的回流路径，也是内部基准的参考地。如果GND引脚上的电压波动，输出电压就会跟着波动。所以GND引脚要直接连接到地平面，不要经过任何其他元件的接地端。我通常会在LDO的GND引脚旁边放一个过孔阵列，把接地阻抗降到最低。

第四个细节是散热。LT3094在满负载500mA、压差1V的时候功耗是0.5W，DFN封装的热阻大约是40°C/W，温升20°C左右。如果压差更大或者负载更重，就需要考虑散热措施。我的做法是在LDO底部的散热焊盘上打9个过孔，连接到内层的地平面，利用PCB铜皮散热。实测在500mA负载、1.5V压差下，芯片表面温度比不加散热过孔时低了15°C。

第五个细节是输入输出走线的宽度。500mA的电流在1oz铜厚的PCB上，走线宽度至少要20mil才能把压降控制在可接受范围内。我一般用30mil到40mil的走线宽度，并且在走线两侧铺地铜皮来降低寄生电感。如果走线太细，不仅压降大，走线上的电感还会跟电容形成谐振，在某些频率上反而放大噪声。

3.3 从原理图到实测的完整流程

我的射频板供电部分设计流程一般是这样的：先根据负载需求确定LDO型号和输出电压，然后计算SET电阻值，选择输入输出电容的容值和类型，设计原理图。原理图阶段就要把前馈电容和噪声滤波电容画进去，不要等到调试的时候再飞线。

PCB布局阶段，我先把LDO和所有外围元件放在一起，确保输入电容、输出电容、SET电阻、前馈电容、噪声滤波电容都在LDO周围10mm范围内。然后手动布线，优先保证GND连接和电容的接地路径。电源输入和输出走线用宽线，信号走线远离SET节点。

焊接的时候要注意DFN封装的散热焊盘必须焊好，否则不仅散热差，GND连接也会有问题。我一般用热风枪加焊膏焊接，焊完之后用万用表测一下散热焊盘对地的电阻，确认焊接良好。

上电之前先检查一遍有没有短路，然后用电子负载做负载测试，确认输出电压正常。接着用示波器看输出纹波，用频谱仪看噪声密度。如果条件允许，用网络分析仪测一下PSRR曲线，跟数据手册对比。最后把LDO接到实际的射频电路上，测相位噪声或者EVM，看整体性能是否达到预期。

4. 实测数据对比与性能提升分析

这一章是这篇文章的核心部分。我拿LT3094和之前用的通用LDO做了完整的对比测试，测试对象是一个2.4GHz的VCO和一个射频低噪声放大器。测试项目包括输出噪声密度、PSRR、VCO相位噪声和放大器噪声系数。所有测试都在同一块PCB上进行，只更换LDO部分，确保其他条件完全一致。

4.1 输出噪声与PSRR实测对比

先看输出噪声。我用频谱仪加低噪声前置放大器测量了两种LDO在10Hz到1MHz范围内的输出噪声密度。通用LDO在1kHz处的噪声密度大约是80nV/√Hz，10kHz处是45nV/√Hz，100kHz处是25nV/√Hz。LT3094在同样频点的噪声密度分别是2.5nV/√Hz、2nV/√Hz和1.5nV/√Hz。差距在低频段超过30dB，在高频段也有20dB以上。

积分噪声的差距更直观。通用LDO在10Hz到100kHz带宽内的积分噪声大约是12μVrms，LT3094是0.8μVrms，相差将近24dB。这个差距加到VCO的供电引脚上，对相位噪声的影响是决定性的。

PSRR的对比测试结果如下表所示：

这个差距意味着，如果输入端有100mV的开关纹波，通用LDO在1MHz处只能把它压到3.2mV，而LT3094能压到20μV。对于射频电路来说，3.2mV的纹波足以让相位噪声恶化十几dB，而20μV的纹波已经低于大多数射频器件的噪声底，基本可以忽略。

4.2 VCO相位噪声的改善效果

VCO是射频电路中对电源噪声最敏感的器件之一。我测试的是一个2.4GHz的LC振荡器，变容二极管的偏压直接由LDO提供。测试设备是信号源分析仪，测量偏移频率从1kHz到10MHz的相位噪声。

用通用LDO供电时，VCO在10kHz偏移处的相位噪声是-82dBc/Hz，100kHz处是-105dBc/Hz，1MHz处是-125dBc/Hz。换成LT3094之后，10kHz处降到-112dBc/Hz，100kHz处降到-135dBc/Hz，1MHz处降到-148dBc/Hz。改善幅度在低频段达到30dB，高频段也有23dB。

这个改善幅度超出了我最初的预期。按照LDO噪声的差距来推算，相位噪声的改善应该在20dB到25dB之间，实际测出来低频段有30dB，说明通用LDO的电源噪声还通过其他路径耦合到了VCO中，换成LT3094之后这些路径的耦合也被抑制了。一个可能的解释是LT3094的PSRR在低频段特别高，把电源上的低频漂移和1/f噪声也压得很低，而这些噪声对VCO低频段相位噪声的贡献很大。

从系统层面来看，相位噪声改善30dB意味着通信链路的EVM会有明显提升。我实测了一个64QAM的OFDM信号，用通用LDO时EVM是3.2%，换成LT3094后降到1.8%。对于高阶调制来说，这个差距直接决定了链路能不能满足标准要求。

4.3 射频放大器噪声系数的变化

低噪声放大器的噪声系数对供电噪声也很敏感，尤其是第一级放大器。我测试的是一个工作在2.4GHz的GaAs FET放大器，栅极偏压由LDO通过电阻分压提供。用通用LDO时，放大器的噪声系数是1.8dB，换成LT3094后降到1.2dB。0.6dB的改善看起来不大，但在射频链路中，第一级放大器的噪声系数每降低0.1dB，整机的灵敏度就能提升0.1dB。0.6dB的改善相当于接收灵敏度提升了0.6dB，通信距离可以增加约7%。

放大器噪声系数的改善主要来自两个方面。一是LDO输出噪声降低后，通过偏压网络耦合到栅极的噪声减少，放大器的等效输入噪声降低。二是LT3094的PSRR更高，把电源上的干扰抑制得更彻底，放大器的增益波动减小，噪声系数更稳定。我测了10个样品，用通用LDO时噪声系数的离散度是±0.3dB，用LT3094时降到±0.1dB，一致性明显更好。

5. 常见问题排查与避坑经验

即使选对了芯片、做好了布局，实际调试中还是会遇到各种问题。这一章我整理了几个典型问题和解决方法，都是我在实际项目中踩过的坑。

5.1 输出电压不对或振荡的排查思路

最常见的问题是输出电压跟设计值不符。如果偏差在几十毫伏以内，先检查SET电阻的精度和焊接是否良好。如果偏差很大，比如设计3.3V实际输出5V，那很可能是SET电阻虚焊或者阻值选错了。LT3094的SET引脚内部电流源是100μA，如果电阻开路，输出电压会升到接近输入电压。

如果输出电压对，但用示波器能看到振荡，那通常是环路稳定性问题。LT3094对输出电容的ESR有要求，如果用的电容ESR太低或者容值太小，环路相位裕度不够就会振荡。解决方法是增大输出电容或者串联一个小电阻来增加ESR。我遇到过用10μF陶瓷电容时振荡，换成22μF并联1μF C0G之后就稳定了。

还有一种情况是输出噪声比预期大很多。这时候要先检查输入电源本身是否干净。如果输入电源的纹波很大，超出了LDO的PSRR抑制能力，输出噪声自然会大。我建议在LDO前面加一级LC滤波或者π型滤波，把输入纹波先压一压。另外，SET引脚的前馈电容和噪声滤波电容如果没焊或者容值不对，也会导致输出噪声偏大。

5.2 射频电路中的接地与屏蔽处理

射频电路的接地比普通电路讲究得多。LDO的GND引脚如果跟射频器件的GND共用一段走线，射频信号的回流电流会在走线上产生电压降，这个电压降会串到LDO的参考地上，导致输出电压波动。我的做法是在LDO下面铺一块独立的接地铜皮，用多个过孔连接到主地平面，射频器件的接地则走另一条路径，两者只在主地平面的一个点汇合。

屏蔽方面，LDO本身不需要屏蔽，但SET引脚是高阻抗节点，容易拾取空间辐射的噪声。如果射频板上有天线或者功率放大器，SET节点的走线要尽量远离这些辐射源。我通常会在SET节点周围铺一圈接地铜皮，并且把SET电阻和电容放在LDO的背面，利用PCB本身做屏蔽。

还有一个容易被忽略的点是LDO的输入走线。如果输入走线跟射频信号走线平行且距离很近，射频信号会通过寄生电容耦合到输入走线上，再通过LDO的有限PSRR透传到输出。我一般会让LDO的输入走线跟射频走线垂直交叉，或者至少保持3mm以上的间距，中间加接地过孔墙做隔离。

5.3 常见问题速查表

5.4 我踩过的三个典型坑

第一个坑是SET电阻用了厚膜电阻。厚膜电阻的电流噪声比薄膜电阻大很多，虽然直流精度可以做到1%，但噪声密度在低频段明显偏高。我一开始用普通厚膜电阻，输出噪声在100Hz处比数据手册高了将近10dB。换成薄膜电阻后，噪声曲线跟数据手册基本吻合。这个坑让我明白，射频电路里的电阻不只是看阻值和精度，噪声特性同样重要。

第二个坑是输出电容用了Y5V介质。Y5V的容值随温度和偏压变化极大，22μF的电容在3.3V偏压和85°C下实际容值可能只剩5μF，导致环路不稳定。我后来全部换成X7R或者C0G，虽然贵一点但性能稳定。选电容的时候一定要看偏压特性和温度特性曲线，不能只看标称容值。

第三个坑是忽略了LDO的启动时间。LT3094的启动时间跟输出电容和负载有关，容值越大启动越慢。我有一块板子用了100μF的输出电容，上电后输出电压要20ms才能稳定，结果射频芯片的使能信号比电源先到，导致芯片在欠压状态下工作，出现了锁死现象。后来把输出电容降到47μF，并且在使能信号上加了一个10ms的延时，问题就解决了。

6. 从单颗LDO到完整供电网络的扩展思路

单颗LT3094解决了一路供电的问题，但射频电路通常需要多路供电，比如VCO一路、PLL一路、LNA一路、混频器一路。如果每路都用一颗LT3094，成本会比较高，而且PCB面积也会紧张。这一章我分享一下多路供电的设计思路，以及如何在性能和成本之间做平衡。

6.1 多路供电的级联与分配策略

我的做法是用一颗开关电源做前级，把输入电压降到比最终输出电压高1V左右，然后用多颗LT3094做后级，每颗负责一路输出。开关电源的纹波被LT3094的高PSRR抑制掉，最终每路输出的噪声都很低。这种两级架构的好处是效率高、发热小，同时输出噪声接近纯LDO的水平。

前级开关电源的选择要注意开关频率。如果开关频率在1MHz到2MHz之间，LT3094在这个频段的PSRR有70dB以上，抑制效果很好。如果开关频率在500kHz以下，PSRR更高，但开关电源的电感和电容会更大。我一般选1MHz到1.5MHz的开关频率，兼顾PSRR和元件尺寸。

多路LT3094的布局要注意输入走线的分配。如果多颗LDO共用一段输入走线，走线上的压降和电感会影响每一路的性能。我的做法是从开关电源输出端用星型拓扑分别走线到每颗LDO的输入电容，每路走线独立且尽量短。输入电容也是每颗LDO配一组，不共用。

6.2 成本与性能的平衡取舍

LT3094的价格比普通LDO贵不少，如果所有供电轨都用它，成本会很高。我的取舍原则是：对噪声最敏感的电路用LT3094，比如VCO、PLL、LNA的第一级；对噪声不太敏感的电路用普通低噪声LDO，比如中频放大器、ADC的参考电压缓冲。这样可以在保证关键性能的同时控制成本。

具体来说，一个典型的2.4GHz收发链路，我会用三颗LT3094分别给VCO、PLL和LNA供电，混频器和中频部分用一颗普通低噪声LDO，数字部分用开关电源直接供电。这样LT3094的用量控制在三颗，成本增加有限，但关键性能指标都能达标。

还有一种做法是用一颗LT3094给多个负载供电，但要在每个负载的供电引脚旁边加LC滤波或者RC滤波做二次隔离。这样可以减少LDO的数量，但滤波器的设计和布局需要更小心，否则容易引入谐振或者压降过大。我试过用一颗LT3094给VCO和PLL同时供电，在两个负载之间加了一个10Ω电阻和10μF电容组成的RC滤波器，实测两路之间的隔离度有40dB左右，效果可以接受。

6.3 未来升级与替代方案评估

LT3094虽然性能很好，但也不是没有替代方案。如果对输出电流要求更高，比如超过500mA，可以考虑LT3045并联或者用LT3094加外部调整管扩流。如果对PSRR要求更高，可以在LT3094前面再加一级LC滤波，把输入纹波先压20dB，这样LDO的PSRR压力就小很多。

从长期来看，射频电路的供电趋势是集成化。有些新的射频芯片内部已经集成了LDO，但性能通常不如分立方案。对于高性能射频前端，分立LDO加精心布局仍然是主流做法。LT3094在这个领域的位置比较稳固，短期内应该不会被替代。

我在实际使用中的体会是，LT3094最大的价值不是它的某一项参数特别突出，而是它在噪声、PSRR、带宽、电流能力这几个维度上都没有明显短板。这种均衡性让它在各种射频应用场景下都能发挥出接近数据手册的性能，不需要设计者做太多折中。对于射频工程师来说，这意味着更少的调试时间和更可预测的设计结果。

最后分享一个小技巧：如果你手头没有网络分析仪测PSRR，可以用一个简单的替代方法做定性判断。在LDO输入端注入一个方波信号，用示波器看输出端的响应。如果输出端的方波边沿很陡，说明高频PSRR不好；如果边沿很缓，说明高频PSRR不错。这个方法虽然不能给出定量结果，但在对比不同LDO或者不同布局方案时很有用。