企业官网建设流程全解析

PCB设计避坑指南：数字地和模拟地到底该怎么处理？（附5种实用方案）

做PCB设计这些年，被问得最多的问题之一就是：“数字地和模拟地到底要不要分开？分开的话怎么连？不分开会不会出问题？”尤其是刚接触混合信号电路的工程师，画完原理图、摆完器件，一到铺铜就卡住了。网上说法也五花八门：有人说必须用磁珠隔开，有人说直接0欧电阻，还有人干脆告诉你“全铺一起没事”。你听谁的？

先说结论：数字地和模拟地既要分开，又要统一，关键看回流电流怎么走，而不是想当然地做物理隔离。这听起来有点绕，但搞懂背后的原理，你画板子时就不会再纠结了。我做了十多年硬件，画过很多带ADC、传感器、电源管理、电机驱动的板子，在地处理这件事上栽过跟头，也总结了一套自己的方法。这篇就把这方面的经验和5种实用方案完整整理出来。无论你是刚入门画第一块带模拟量的板子，还是在为EMC测试发愁，这篇文章都值得看完。

1. 分地之前先弄明白：数字地和模拟地为什么要分开

很多网友直接把“数字地”和“模拟地”理解成两组独立的接地线，觉得只要在PCB上把它们画成两片不相交的铜皮，就万事大吉。这种想法害了不少人。实际上，地这个概念的本质，是电流回流的公共参考路径。

1.1 噪声从哪里来：一个信号一个坑

任何一个数字信号，从高电平跳到低电平、再从低电平跳到高电平，都会在边沿处产生瞬态电流。这个电流沿着信号线流出去，必定沿着地平面流回来。回流路径上的任何阻抗，都会把这个瞬态电流转化成电压波动。这个电压波动，就是地噪声。

拿一个简单的例子算一笔账。假设一块PCB的地平面有一段长20mm、宽0.5mm的铜箔，其直流电阻约为0.7mΩ。听着很小对吧？但铜箔在高频下呈现的是感抗，而感抗与信号频率相关。一个上升沿1ns的数字信号，等效频率在350MHz左右，这段铜箔的感抗可能在十几欧姆量级。这时候一个20mA的驱动电流跳变，就能在地平面上产生几百毫伏的噪声电压。别说模拟电路，就是普通的数字器件都很敏感。

1.2 地就是回流路径的“河床”

很多新手容易犯一个错误：只关注信号流到哪里，不关心信号从哪儿回来。实际上，任何一个信号环路都包含信号路径和返回路径两半，信号质量的好坏，很大程度取决于返回路径是不是顺畅。

模拟信号本身往往不像数字信号那样有陡峭的边沿，它的电流变化比较平缓，按理说不容易产生地噪声。但问题在于，模拟电路通常对噪声非常敏感。数字电路地平面上的噪底哪怕是10mV，对于12位ADC、满量程5V的系统来说，一个LSB约为1.2mV，10mV的噪声已经足以让转换结果跳好几个码。所以分地这一举措的核心目的，就是避免让数字电路快速跳变的大电流，流经模拟电路的低电平信号回路。

1.3 什么时候真的需要分地

很多人听到“分地”第一反应就是必须要做。但实际上，接地策略要根据电路类型和信号频率来决定。我的判断标准很简单：

• 如果板子上只有纯数字电路，或者是低频的数字控制电路，不需要分地，完整地平面比什么都重要。
• 如果同时存在模拟小信号（比如传感器毫伏级信号、运放放大、ADC采样）和高频数字电路，那么分地是必要的。
• 如果板子混合程度很高，但模拟部分的信号幅值比较大（比如音频功放的模拟输入），不分割也可以，前提是布局上要严格分区。

我在实际项目中总结出的一个经验是：先用布局把“物理区域”边界划清楚，再来考虑地分割，顺序反了会越做越乱。下面要讲的5种方案，本质上都是在“分”和“连”之间做文章，但它们的使用场景、优劣完全不同。

2. 五种实用方案逐个拆解

数字地和模拟地的处理方式，业界最常用的就是单点连接、磁珠连接、0欧电阻连接、电容连接、直接不分割这几种。下面逐个拆开讲，包括原理、操作和坑点。

2.1 方案一：单点连接——最稳的基础方案

单点连接，就是把数字地和模拟地在某一点上短接在一起，其他位置彻底隔开。这是最经典、最稳妥的方案。

具体做法是：先把PCB板面的模拟区域和数字区域划分好，分别铺地铜皮，然后找一个最合适的位置，把两个地铜皮接在一起。这个连接点的选择非常关键，我一般遵循两个原则。

原则一，靠近信号转换器件。比如一个板子上有一个ADC芯片，数字部分和模拟部分要在ADC的正下方短接。因为ADC是模拟信号转数字信号的交汇点，它内部同时存在模拟回路和数字回路，让两个地在此处汇合，回流路径最短、环路面积最小。这个原则适用于大部分混合信号处理电路。

原则二，远离高噪声源头。如果板上有大功率的电机驱动、继电器、开关电源，单点连接的位置应尽可能远离这些区域。高噪声大电流的地返回到连接点附近时，会产生较大压降，如果这个压降叠加到模拟参考地上，小信号电路很容易被干扰。举例来说，一个带24V电机驱动的板子，驱动部分的地电流瞬间变化可能超过1A，即使地铜皮有很低的阻抗，分界处也会产生明显噪声，所以单点连接要放在远离驱动MOS管的地方。

实际画板时，我会先在原理图上放置一个标号为“AGND-DGND”的net，然后在PCB上用一块很窄的铜皮（比如宽度1mm，长度2mm）把两片地连起来，或者用焊盘短接。注意，单点连接并不是说只连一根细线，而是说两个地平面只在一点上等电位。如果连接铜皮过窄，会形成瓶颈，相当于在地平面上切了一刀，反而影响回流。所以连接铜皮要尽量宽，只是物理位置上只有一个点。

2.2 方案二：磁珠连接——射频敏感电路的常见选择

磁珠是很多工程师一提分地就会想到的第一个器件，也是争议最大的一个方案。磁珠本质上是一个高频耗能元件，它在低频时呈现低阻抗，高频时阻抗上升，把噪声能量转化为热量。这个特性让它看起来非常适合接在数字地和模拟地之间。

磁珠的选型有几个关键参数：额定电流、直流电阻Rdc、阻抗Z（在某个频率下，通常是100MHz）。我见过太多人随便拿一个磁珠就往上焊，结果要不就是系统工作不稳定，要不就是磁珠烧了。选磁珠时应该这样做：先确定两个地之间可能流过的最大回流电流，选择额定电流大于1.5倍最大电流的规格。然后看直流电阻，Rdc越低越好，尤其是模拟电路功耗较大时，否则两个地之间会有一个直流电压差。最后看阻抗曲线，对于抑制高频噪声，选择在100MHz频率点阻抗在几百欧姆到1k欧姆之间，同时注意不要选阻抗过高的，否则数字地噪声跑到模拟地时反而会让模拟地浮空。

磁珠连接适用于：模拟电源和数字电源之间、敏感的模拟参考地与外围地之间、射频电路的电源滤波。但不适用于数字地和模拟地之间的大电流回流路径。如果数字部分功耗很大，回流电流直接流过磁珠，会造成地电位漂移，模拟电路工作状态完全乱掉。曾经有个做音频的同事，在数字地和模拟地之间放了一颗大电流磁珠，结果音频输出里出现明显的电源嗡嗡声，换成低直流电阻磁珠之后，问题立即消失。

2.3 方案三：0欧电阻连接——调试友好的过渡方案

0欧电阻连接本质上就是单点连接，只是把它变成可拆卸的元件。这个方案对调试特别友好，所以我经常在一些初版样机中使用。

0欧电阻并不是真的零电阻，它的实际阻值在几毫欧到几十毫欧之间（取决于封装和厂家），能承受的电流也有限。常规的0603封装0欧电阻额定电流一般在1A左右，0402封装大约0.5A，所以如果两个地之间需要流过较大电流，要谨慎使用。我看到有些设计在地之间用0欧电阻连接，而那个区域刚好有大电流回流，结果电阻烧掉。这种问题很难排查，因为电阻烧了之后电路依然能工作，只是地噪声变大，表现为系统偶发性异常。

0欧电阻还有一个好处，就是方便做电流测试。比如你想确认数字地对模拟地的干扰到底有多大，可以把0欧电阻拆掉，用万用表电流档串在两端量回流电流；或者用示波器探头夹在电阻两端量地噪声波形。这些都是调试阶段非常有价值的操做。当产品成熟后，再把0欧电阻改成直接铺铜短接或更优化的布局。

2.4 方案四：电容连接——高频噪声就地旁路

在地之间跨接电容，很多工程师会忽略这种方案，其实它在特定场景下非常好用。电容的作用是给高频噪声提供一个低阻抗回流通道，同时阻断低频大电流的流通。这有点像一个**“高频桥”**，数字地的高频噪声通过电容瞬态耦合到模拟地上，但由于电容对低频呈高阻，直流和大电流不会直接流过。

这个方案的典型应用场景是：模拟地和数字地已经进行了单点连接，但在某些高频噪声较强的区域，单点连接的引线电感较大，导致高频噪声无法快速回流到源端。这时可以在靠近噪声源的位置，在两个地之间加一个100nF或1nF的高频陶瓷电容，让高频噪声就近返回。

电容的选择很讲究。我用过最合适的通常是X7R或C0G材质的贴片电容，容值根据噪声频率调整。100MHz级别的噪声，用1nF左右；几十MHz的噪声，用10nF到100nF。ESL和ESR要尽量低，所以优先选择小封装，比如0402或0603。千万不要用普通的电解电容，它的ESR和ESL太大，高频下根本不起作用。

但是电容连接有一个隐蔽的坑：如果电容位置跨在两个地平面边缘，会形成一条高频通路，反而可能让模拟区域接收到更多数字开关噪声。所以用这个方案时必须结合频谱分析结果，在确认噪声频谱后再选容值，否则可能适得其反。

2.5 方案五：直接不分割——现代高速设计的主流认知

前面讲了四种方案，都是基于“分地”这个前提。但在实际工程中，越来越多的场景倾向于不分割地平面，整个PCB保持完整的地铜皮，通过合理的布局分区来实现噪声隔离。

这个方案初看起来有点反直觉，但它的原理其实非常扎实：完整地平面能让任何信号的回流电流都有最短、最低阻抗的路径，不会因为地平面被割裂而被迫绕路。很多新手分割地之后，数字信号的回流路径被切断，结果信号完整性变差，EMI反而恶化。与其这样，还不如保持完整地平面。

什么情况下优先不分割？我总结如下：

• 板子上有高速数字接口，比如DDR、USB2.0以上、以太网。这些信号的返回电流会跟着信号路径自动走在地平面上，任何分割都会导致回流路径拉长、环路面积变大，引发信号质量劣化。
• 模数混合程度不高，模拟部分集中在板子的一个角落，且模拟器件本身抗干扰能力较强。此时只要保证数字区域不要穿过模拟区域就行了。
• 板子尺寸小，实在没有空间做分割。

“不分割”不代表对噪声放任不管。要做的就是分区、分层、滤波。分区指在布局时让数字器件和模拟器件在物理上分开，数字电路集中在板子一侧，模拟电路集中在另外一侧，中间留出缓冲区。分层的含义是利用完整地平面作为屏蔽层，让信号只在指定层上走线。滤波是指在模拟电源和数字电源的交接处加足够多的滤波电容，在每个模拟芯片的电源引脚附近放高质量的退耦电容。

我见过一个高精度称重传感器的项目，刚开始用磁珠分地，数据一直在跳，后来改成完整地平面加严密分区布局，噪声一下子降了一个数量级。这个案例让我深刻意识到：分地不是目的，控制回流路径才是关键。

3. 实战拆解：一个混合信号电路的完整接地布局

理论讲再多，都不如跟着画一块板子来得直观。下面我用一个典型的带12位ADC和单片机的数据采集板来演示完整的接地布局流程。这个板子规模不大，但覆盖了大多数混合信号设计会遇到的情况。

3.1 电路区划分与器件摆放

开始画PCB之前，先按信号流向把器件分好类。这个数据采集板上主要有三部分：模拟输入前端（包括运算放大器、RC滤波、TVS保护）、ADC芯片、单片机及外围数字电路。这三部分在布局上要形成清晰的物理分区。

我的具体操作是：先在PCB上画一个大致的区域划分示意图，模拟区放左边，数字区放右边，ADC芯片刚好放在两者交界处，引脚朝向右边（数字引脚朝数字区，模拟引脚朝模拟区）。电源模块放在左上角或右上角，尽量远离ADC的模拟输入引脚。

这一步做得越仔细，后面铺铜越轻松。有些工程师喜欢先自动布局，再慢慢挪，但我发现混合电路板最好手动布局，因为器件的摆放位置直接决定了回流路径的长短，这是自动布局工具很难优化的。

3.2 铺铜与分割的具体操作

在正式开始画地铜皮之前，我先讲一个原则：铺铜永远是在所有信号线走完、过孔打完之后再做，不要边走线边铺铜，否则容易遗漏关键连接点。

对于这个案例，我选择的是单点连接方案，理由是这个板子的数字部分和模拟部分工作频率不算太高，单片机的IO翻转速度在几十MHz以下，单点连接足够。具体操作步骤如下：

• 先把地网络分成两个：AGND（模拟地）和DGND（数字地），在原理图里分别赋名。
• 在ADC芯片下方的某一处，放置一个短跳线或一个0欧电阻位号，用于连接AGND和DGND。注意，这个点要尽量靠近ADC的地引脚，我通常在ADC下方留一个专门的地连接焊盘。
• 顶层和底层分别铺铜，模拟区域的铜皮网络为AGND，数字区域的铜皮网络为DGND。在两种地铜皮交汇处，铜皮要主动断开，形成一条物理隔离带。隔离带的宽度不需要很大，20到40mil就足够，关键是不要有意外搭接。
• 在电源层（如果是四层板），同样要把AGND和DGND分区处理，但注意电源层的地分割要和顶层底层对齐，否则会有“地平面边缘重叠”的问题，造成意外的寄生电容。

这里有一个非常关键的细节：模拟区域和数字区域的分割线，应该尽量是一条直线或平缓的折线，不要是锯齿状。锯齿状分割会造成很多孤岛铜皮，这些铜皮既没有网络，也没有实际功能，但在高频时会产生意想不到的寄生效应。我早期画板子时不在意这些细节，结果做出来的板子EMC测试总不过，后来把所有分割线都改成平滑直线，问题少了很多。

3.3 通道连接点的选择与走线检查

铺完铜之后，别急着发Gerber，先做几项检查，这几项检查做扎实了，能省掉后面打样调试的大量返工时间。

检查回流路径是否被截断。在AD或Cadence中，布完线之后把地平面暂时隐藏，看每个信号线下面是不是有连续的地平面。比如一个从模拟放大器输出到ADC输入的低频信号线，它下方的地平面如果是AGND，且AGND在信号线全程保持连续，那么回流路径就是通畅的。如果某段信号线下面出现了别的信号走线或分割缝隙，回流路径就断了。

检查地连接点的电流方向。以0欧电阻或短接点为中心，观察两侧的电流流向是否与信号流向一致。例如，ADC的数字输出信号从ADC流向单片机，回流电流必须从单片机的GND引脚回到DGND，再通过ADC下方的连接点到AGND，最后回到ADC的模拟地引脚。这个环路越短越好，所以连接点必须放在ADC下方。如果连接点放在远离ADC的地方，这个环路会大幅增加，ADC的转换精度会受影响。

检查是否有跨越分割线的走线。这是新手最容易犯的错误。分割地之后，有些信号线不巧从模拟区域跨到数字区域，而且走线下方正好经过地分割线。这样一来，信号的回流电流无法在分割线正下方通过，只能绕行到连接点，环路面积急剧增大，EMI风险飙升。看到这种情况，必须调整走线或调整分割线位置，确保信号线下方始终有连续的地平面。

在实际项目中，我强烈建议你在layout完成后花半小时做一次系统性的“回流路径审查”。方法很简单：打开地平面层，逐根信号线看过去，凡是从AGND区跨越到DGND区的信号线，都要确认它的参考地平面是连续的。这个习惯帮我避免了很多“实验室能跑、现场总出怪问题”的案例。

4. 常见问题排查与避坑经验

就算规划和设计做得再细致，到了调试阶段，还是会遇到一些地相关的疑难杂症。这里整理几个最常见的现象和对应的排查思路。

4.1 现象一：ADC读数跳字/噪声底高

这是混合信号电路最常见的故障。ADC转换结果出现随机跳动，或者输出数据底噪远高于数据手册的典型值。处理步骤我会按顺序执行：

• 用示波器测量ADC的电源引脚，看纹波是否过大。如果纹波超过电源芯片数据手册建议值的2倍，先加强去耦电容，在ADC电源引脚最近处放置一个100nF+10nF组合。
• 测量AGND和DGND之间的噪声电压。把示波器探头地线夹子剪短，用探头尖端直接接触AGND，用接地弹簧接触DGND，观察两点的交流压差。如果压差超过10mV，说明两个地之间存在较大回流电流，检查连接点位置是否正确。
• 检查ADC的参考电压。如果参考电压是由普通LDO供电，而LDO的输入又和数字电源靠得很近，数字开关噪声很容易通过电源串扰到参考电压上。这时候给参考电压单独加RC滤波，或者换成高精度参考源，问题通常会缓解。

4.2 现象二：分割地后反而EMI变差

这个问题我在前文已经提过，但这里给出更详细的排查流程。如果你做了分地设计，实测辐射骚扰反而超过不分割的情况，几乎可以断定是回流路径出了问题。

• 先检查所有跨越分割线的信号线。把每一根跨越线都找出来，评估它们的频率和重要性。高频信号线跨越分割线时，必须在该信号线旁边补一个“回流地过孔”或回流地线，紧贴着信号线跨过分割区域。
• 检查分割线两侧是否形成大的“缝隙天线”。地分割线本身就相当于一个槽缝天线，如果分割线过长且两端有高频信号耦合，辐射就会非常严重。缩小分割线长度，或者在分割线上每隔一段距离跨接一个小电容（如1nF），可以有效减小槽缝天线的尺寸。
• 检查堆叠是否合理。双层板上做分地效果往往不如四层板，因为双层板的参考平面不完整。如果条件允许，把关键模拟信号和高速数字信号放在相邻的参考地平面之上，分割地只在地层做，这样EMI风险会低很多。

4.3 现象三：磁珠发热或压降异常

前文提过磁珠选型不当会导致发热烧毁。如果磁珠表面温度异常高，除了选型问题外，还有一种可能是两个地之间存在很大的直流电位差，导致正常工作时就有较大直流电流流过磁珠。这时候不要只换一个更大电流的磁珠，而是要查清楚两个地之间为什么有直流电位差。大概率是某些信号的回流没有走到正确的地网络上，通过其他路径回流，间接在磁珠上形成了额外电流。

排查方法：断开磁珠，在断口处串接万用表电流档，测量正常运行时的电流。正常情况该电流应该是微安到毫安级别的。如果量到几百毫安甚至更高，说明电路连接有误，需要检查是否有信号线把AGND和DGND意外短接。

4.4 速查表：5种方案怎么选

我把5种方案的关键点整理成一张对照表，方便你设计时快速决策。

5. 工具实操：在AD与Allegro中落地接地设计

原理清楚了，方案也定了，最后一步就是把想法在工具里落地。这里我分别讲一下Altium Designer和Cadence Allegro中做分地设计的一些关键操作，基于这些工具的常见版本，能帮你少走弯路。

5.1 Altium Designer中的分地与铺铜操作

AD是很多硬件工程师的主力工具，操作相对友好。做分地设计时，我通常这样操作。

在原理图里先把地网络分成AGND和DGND，这一点没什么好说的。导入PCB之后，用快捷键P+G放置铺铜区域。在放置铺铜时，在“属性”面板中选择对应的网络（AGND或DGND）。然后沿着事先画好的分割线，把模拟区域和数字区域分别铺上不同网络的铜皮。这里有个技巧：分割线不要靠画很细的禁布区硬切，而是直接让两块铜皮之间留出自然间隙。铜皮间距可以在设计规则里设置，一般设0.3mm到0.5mm即可。

需要特别注意的是AD中“铺铜”和“死铜”的处理。如果分割线画得不理想，铜皮中间会出现小块孤立铜皮，AD会在填充后提示死铜。不要放任不管，用工具自带的“移除死铜”选项清理掉，否则这些死铜会成为寄生天线。还有一个容易踩的坑：有些工程师在AD中把AGND和DGND的铜皮设置成了“Solid”（实心），然后发现两个铜皮之间没有安全间距，直接短接了。这通常是因为设计规则中“电源和地之间的间距”被改成了0，或者两块铜皮重叠了。遇到这种情况，检查规则和铜皮边界，别急着重新铺。

5.2 Cadence Allegro中的地平面分割与检查

Allegro功能强大，但操作门槛更高。在Allegro中做地平面分割，我习惯用Shape和Anti Etch组合的方式。

• 先设置层叠，在需要的信号层或电源层上定义好平面层。
• 利用Anti Etch画分割线，把平面层上的地分割成AGND和DGND两个区域。
• 然后用Shape填充两个区域，分别指定不同的网络。
• 最后用Shape Check检查是否有形状重叠或间距违规。

Allegro的强项在于约束管理。如果你在项目中设置了差分对或阻抗规则，分割地平面时一定要检查走线是否跨越了Anti Etch线。Allegro有专门的Check功能可以检查跨分割的走线，这个非常好用，我是每版必查。

还有一个我在Allegro里经常用到的功能：动态铜箔的“孤岛检测”。分割平面后，用Shape->Delete Islands命令清理所有孤铜，避免铜皮悬空。有些工程师画完版图后不做孤岛清理，结果生产时多出一块没用的铜皮，要么引发短路风险，要么在EMI测试时表现为突出的辐射尖峰。

5.3 关于热词“AD中PCB器件不能选中”的排查思路

这里插一个热搜词相关的问题，因为确实很影响效率。在AD中遇到PCB器件无法选中时，九成不是软件bug，而是以下原因：

• 层面被锁定。打开View面板，查看所有层是否设置成了不可编辑状态。如果当前激活层和器件所在层不一致，有些操作会因为“层过滤器”而失败。
• 器件被锁定。选中器件后右侧属性栏里有个“Locked”选项，打勾的话就无法直接移动。快捷键S取消全部锁定的方式在这里不生效，需要右键选择“Unlock”。
• 过滤器导致。AD底部工具栏有一排过滤器快捷键（如只显示元器件、只显示走线），如果你不小心勾选了“仅走线”，那么鼠标点击器件时自然选不中。按快捷键Shift+C清除所有过滤。

这个问题的排查思路虽然跟地无关，但它是layout阶段最常见的“卡脖子”问题，顺手写出来，大家对照处理。

6. 接地设计的常规误区与补充心得

最后再补充一些相对零散但价值极高的经验，都是我在实际项目中踩坑换来的，希望能帮大家少走弯路。

6.1 误区：地分割越彻底越好

很多资料一提到分地，就强调“一定要分开”，导致新手认为地分割越多、越彻底越好。实际上，地分割是手段，不是目的。模拟地和数字地分开的原因，是避免数字开关噪声灌入模拟小信号回路。如果分割后回流路径变得支离破碎，数字信号被迫绕行，反而会产生更大的地噪声。

我见过一个极端案例：有人把整块PCB的地平面切割成了十几个小岛，每个模块各占一个岛，再用细线连起来，结果板子完全无法正常工作。后来重新设计，采用完整地平面加严格分区，性能反而立刻达标。

6.2 经验：四层板永远比双层板好处理

如果项目预算允许，混合信号电路优先选用四层板。四层板的优势在于有独立的完整地平面，模拟地和数字地可以在内层做分割，不用在顶层和底层之间纠结。而且四层板的电源层和地层之间的寄生电感很小，去耦效果远好于双层板。

我做高精度ADC板时，对比过双层板和四层板的EMC测试结果，四层板的辐射和传导骚扰基本都能轻松过标，双层板则需要花大量时间调整布局和滤波。预算有限时，可以在双层板方案中采用“地线网格”的方式，顶层和底层都铺地，用大量过孔缝合，也能获得接近四层板效果，但引脚和布线的复杂度会明显提高。

6.3 心得：不要迷信“原厂方案”四个字

网上很多PCB方案包，比如某电源芯片的参考设计，号称包含原理图、PCB、BOM等全套资料。这些资料确实有很高的参考价值，但绝不能直接照抄。原因很简单：参考设计通常只考虑了芯片本身的工作条件，没有考虑系统级联后的地回流、模块之间的干扰耦合。

比如一个DC-DC电源模块的参考设计，如果直接把它嵌入到你的大系统中，电源地回流路径突然拉长，原来在参考板上很安静的输出，在系统板上可能噪声很大。我建议把原厂方案当成“原理图正确性”和“电路参数”的对照依据，布局布线还是按系统级的回流路径规划来做。

以上这些，就是我在数字地和模拟地处理上积累的全部核心经验。接地这件事在大工程里看似不起眼，但对系统的稳定性和工程交付质量影响巨大。如果你按照这篇文章的思路，先把回流路径搞明白，再对照5种方案选出适合你电路的那一种，最后在工具里仔细验证分割线和跨分割走线，我相信你画出来的板子会少很多“怪毛病”。