企业官网建设流程全解析

1. 为什么“从超标频点反推源头”是EMC预测试的分水岭

我第一次在客户现场看到EMC整改报告时，整页密密麻麻的修改项里，有73%都指向同一个位置：电源入口滤波电容的接地焊盘离IC太远，走线过长形成天线效应。而这个位置，在原理图评审阶段就被标记为“高风险区”，只是当时没人把它和后续300MHz频段的辐射超标直接挂钩。这件事让我彻底意识到：EMC不是靠堆料、靠试错、靠最后关头“打补丁”来解决的，它是一门可以被前置量化、被逆向定位、被结构化预防的工程学科。

所谓“从超标频点反推源头”，本质是把EMC问题从“现象层”拉回到“机理层”。大多数工程师拿到预测试报告后，第一反应是“哪个频点超了？加个磁珠/电容/屏蔽罩试试”，这就像医生只看发烧就开退烧药，却不去查感染源。而真正高效的预测试，必须回答三个递进式问题：

• 这个频点的能量是从哪类电路辐射出来的？（开关电源？高速时钟？数据总线？）
• 能量是如何耦合到PCB走线或外壳上的？（共模电流？差模辐射？空间耦合？）
• 最关键的——哪一段物理路径构成了最有效的辐射天线？（是DC-DC的SW节点走线？是USB差分对的返回路径断裂？还是连接器外壳与GND平面之间的缝隙？）

这背后依赖的是两个硬核能力：一是对电磁场传播路径的建模直觉，二是对PCB物理结构与频域响应之间映射关系的深刻理解。比如，当预测试在216MHz出现峰值时，经验告诉我这大概率不是晶振基频（常见12/24/25MHz），而是其第9次谐波（24MHz×9=216MHz），而谐波能量能否有效辐射，取决于该频率下对应走线长度是否接近λ/4（自由空间波长≈1.39m，PCB上等效波长≈0.35m，λ/4≈8.7cm）。如果恰好有一段电源去耦电容到IC VCC引脚的走线长度在8–10cm，且未做包地处理，那它就是板级辐射的“一级通缉犯”。

提示：不要迷信“高频才需关注EMC”。实测中，48MHz USB PHY的2次谐波（96MHz）常因USB差分对内长度偏差＞50mil导致共模电流激增，而这段偏差在Layout Review时肉眼几乎不可见，却能在3m法暗室中让辐射值抬升8dB。

这种反向溯源思维，把EMC从“玄学调试”变成了“可计算、可验证、可预防”的设计环节。它不依赖昂贵的全电波暗室，而依托于低成本近场探头+频谱仪组合，配合对PCB叠层、器件封装、走线拓扑的深度解构。当你能指着Layout图纸说：“这里第三层GND平面在连接器区域被挖空，导致共模电流被迫沿外壳走一圈再返回，形成了12cm环路，主频点必在250MHz附近”，你就已经站在了EMC设计的上游控制点上。

2. 预测试不是“测一下”，而是构建三层验证闭环

很多团队把预测试简单理解为“用频谱仪扫一遍板子”，结果测完发现一堆峰，却不知道从哪下手改。真正的预测试，必须建立“理论预测→近场定位→结构归因”三层闭环，每一层都承担不可替代的验证角色，缺一不可。

2.1 第一层：基于电路拓扑与布局的EMI风险热力图建模

这不是要你写一个完整的电磁仿真软件，而是用一套轻量级规则，在Layout完成前就标出高危区域。我常用一张A4纸手绘三列：噪声源类型、耦合路径特征、典型辐射频段。例如：

这张表不是静态文档，而是随着项目推进动态更新的“风险地图”。每次原理图评审，我就拿着它逐条核对：这个DC-DC的SW节点是否已规划独立铜皮？USB接口处的GND平面是否预留了足够大的散热过孔阵列以降低阻抗？晶振下方第三层GND是否被其他信号线切割？所有答案必须是“是”，否则Layout不能启动。这一步看似繁琐，但能拦截掉约60%的结构性EMI缺陷。

2.2 第二层：近场探头扫描的“指纹识别”逻辑

预测试中最容易被忽视的，是近场探头的使用逻辑。很多人拿磁场探头（H-field）到处乱扫，看到峰值就记下来，却忽略了不同探头对应的物理意义：

• 磁场探头（H-field）：敏感于电流回路，峰值位置指向环路面积最大处。例如，在DC-DC输入电容到IC VCC引脚的路径上扫到强磁场，说明该环路电流大且面积未优化。
• 电场探头（E-field）：敏感于高dv/dt节点，峰值位置指向电压突变点。例如，在MOSFET栅极驱动电阻后扫到强电场，说明此处存在振铃，需检查驱动电阻值与PCB寄生电感匹配。
• 电流探头（Current probe）：直接测量线缆共模电流，是判断线缆辐射贡献度的金标准。若USB线缆共模电流在200MHz达-20dBuA，而板上其他位置均＜-40dBuA，则整改重心必须放在接口滤波而非板内。

我坚持一个铁律：任何一次近场扫描，必须同时记录探头类型、扫描方向、距离、峰值频率、峰值幅度、以及该位置对应的PCB物理结构描述。例如：“H-field探头，垂直于PCB表面，距板面3mm，在U1（DC-DC IC）SW引脚正上方8mm处测得216MHz峰值-32dBm，对应走线为SW节点至输入电容C1的顶层微带线，长度约9.2cm，两侧无包地铜皮”。这条记录，比单纯一个“216MHz超标”有用一百倍。

2.3 第三层：频点-结构映射的归因验证矩阵

当近场扫描锁定几个可疑频点后，必须用“结构扰动法”进行归因验证。这不是猜测，而是设计一组受控实验，通过微小物理改动观察频谱变化，从而确认因果关系。我常用的验证矩阵如下：

去年帮一家工控客户整改，近场扫描在433MHz发现强磁场，位置在RS485接口的DB9连接器外壳边缘。按矩阵执行“外壳-PCB加0Ω电阻”操作后，433MHz峰值从-28dBm降至-45dBm。进一步拆解发现，连接器金属外壳与PCB GND仅靠一个M3螺丝单点连接，而螺丝孔周围GND铜皮被挖空——这就是典型的“单点接地+高阻抗路径”引发的共模谐振。整改方案极其简单：在螺丝孔旁增加4个接地过孔，并将外壳与GND平面用铜箔多点搭接。没有加一颗新电容，没有改一行代码，仅靠结构归因就解决了问题。

这三层闭环，把预测试从“被动检测”升级为“主动诊断”。它不追求覆盖所有频点，而聚焦于识别出最具破坏性的3–5个关键频点，并对其物理根源给出确定性结论。这才是把80% EMI问题扼杀在Layout阶段的核心能力。

3. Layout阶段的EMI扼杀清单：12个不可妥协的物理规则

Layout不是画线的艺术，而是电磁能量流动的精密引导。我把过去十年踩过的坑、客户返工的案例、实验室复现的数据，浓缩成一份“Layout EMI扼杀清单”。这份清单里的每一条，都对应着一个明确的失效模式、一个可测量的物理参数、一个可验证的整改效果。它不是建议，而是设计红线。

3.1 电源网络：共模电流的“高速公路”必须设卡

电源网络是EMI的主干道，其设计失误会导致整个系统的辐射基底抬升。最关键的三个控制点：

① DC-DC SW节点走线：长度≤5mm，全程包地，禁跨分割
SW节点是板上dv/dt最高的点，其走线长度直接决定辐射效率。计算公式：辐射功率∝ (dl/dt)² × L²，其中L为走线长度。当L从10mm减至5mm，辐射功率理论下降75%。实测中，某48V转12V DC-DC，SW走线从12mm优化至4.5mm并全程包地后，150–300MHz辐射降低12dB。包地要求：走线两侧及上下层必须有完整GND铜皮，间距≤0.2mm，禁用网格地。

② 输入/输出电容的“零阻抗”回路：电容焊盘到IC引脚的走线宽度≥0.5mm，长度≤3mm
这是共模电流的“收费站”。若电容到IC的路径阻抗高，高频噪声会绕道外壳或线缆返回。我曾见过一个案例：输入电容Cin焊盘到IC VIN引脚走线宽仅0.15mm、长8mm，导致共模电流峰值出现在80MHz。改为0.6mm宽、2.5mm长后，80MHz峰值下降9dB。关键细节：电容焊盘必须与IC引脚焊盘用粗铜皮直连，禁用细线过渡。

③ 多电源域GND的“星型”连接：所有GND平面必须在单点（通常是电源入口）汇接，禁用菊花链
这是最常见的致命错误。某医疗设备因数字GND、模拟GND、外壳GND采用三段式走线连接，在12MHz晶振谐波处辐射超标。整改时将三者在电源滤波电容GND焊盘处用2mm×2mm铜皮合并，12MHz峰值立即下降15dB。星型连接点必须是低阻抗实体（如大面积铜皮），禁用0Ω电阻或细走线。

注意：所有电源去耦电容必须按“高频→低频”顺序就近放置。例如，0.1μF陶瓷电容紧贴IC VCC引脚，10μF钽电容放在其外侧5mm处，100μF电解电容放在电源入口。顺序颠倒会导致高频噪声无法被有效旁路。

3.2 信号网络：差分对与返回路径的“共生法则”

高速信号的EMI主要源于差分不平衡与返回路径断裂。其控制核心是确保“信号走线”与“返回路径”构成最小环路。

④ USB/HDMI/PCIe差分对：内长差≤3mil，参考平面连续，禁跨分割
差分对内长差是共模转换的主因。计算公式：共模电压∝ (ΔL × dv/dt)，其中ΔL为长度差。当USB 480Mbps信号ΔL=50mil（1.27mm），在240MHz（2次谐波）处共模电压可达150mV，足以驱动线缆辐射。实测要求：AD15中启用“Matched Length”约束，目标值设为0mil，允许偏差≤3mil。参考平面必须是完整GND，若必须跨分割，须在分割处两侧各加3个接地过孔（0.3mm孔径），间距≤λ/10（240MHz对应λ/10≈12.5cm）。

⑤ 时钟信号：包地+端接，禁走表层长距离
晶振、CPU时钟等单端时钟是强辐射源。必须遵守：a) 时钟走线全程包地，两侧GND铜皮宽度≥走线宽3倍；b) 接收端添加22–33Ω串联端接电阻，位置距接收IC引脚≤2mm；c) 禁止在Top/Bottom层走＞10mm的时钟线，必须换层至内层并确保参考平面完整。某项目将25MHz晶振走线从Top层移至L2（GND平面层），25MHz基频辐射下降18dB。

⑥ 高速信号换层：过孔伴GND过孔，数量≥2，间距≤100mil
信号换层时，返回电流需通过GND过孔切换参考平面。若无伴GND过孔，返回路径被迫绕行，形成大环路。规则：每1个信号过孔，必须配≥2个GND过孔，呈“品”字形排列，中心距≤100mil。实测显示，PCIe TX信号换层处增加2个伴GND过孔后，1GHz以上辐射降低7dB。

3.3 接口与机械：EMI的“最后一道闸门”

接口是EMI进出的咽喉要道，其设计缺陷往往导致前序所有努力白费。

⑦ RJ45网口：变压器中心抽头必须接至独立“EMI-GND”，该GND仅通过1个1nF/2kV电容连接主GND
这是RJ45辐射的终极控制点。中心抽头是共模噪声的汇集点，若直接接主GND，噪声会沿GND平面扩散。正确做法：设独立“EMI-GND”铜皮（面积≥1cm²），仅通过1个1nF高压电容（耐压≥2kV）连接主GND。该电容在100MHz处阻抗≈1.6Ω，既能泄放共模电流，又阻断低频噪声耦合。某工业交换机按此整改后，150–230MHz辐射全部达标。

⑧ USB/RS232接口：外壳GND必须多点连接PCB GND，禁止单点螺丝固定
连接器金属外壳是高效辐射天线。单点固定时，外壳与PCB GND间形成LC谐振腔，在特定频点剧烈放大辐射。必须：a) 在连接器四角各设1个M2螺丝孔，孔壁镀铜；b) 每个螺丝孔旁布3个GND过孔（0.3mm）；c) 外壳与PCB GND间用0.1mm厚铜箔多点搭接。实测某USB设备，从单点改为四点连接后，480MHz峰值下降14dB。

⑨ 散热器/金属外壳：与PCB GND的连接阻抗必须＜0.1Ω
金属外壳若未良好接地，会成为二次辐射体。测量方法：用毫欧表测外壳任意点与PCB GND焊盘间电阻，必须＜0.1Ω。达标方案：a) 使用导电泡棉（阻抗＜0.05Ω/cm²）填充缝隙；b) 在外壳与PCB接触边沿，每2cm设1个M2接地螺丝，螺丝下加弹簧垫圈。某电源模块加装导电泡棉后，30–100MHz辐射基底降低10dB。

3.4 物理结构：那些被忽略的“隐形天线”

EMI问题常源于机械结构与PCB的交互，这些细节在原理图中完全不可见。

⑩ PCB板边：所有信号走线距板边≥3mm，禁走高速信号
PCB板边是天然的缝隙天线。当信号走线距板边＜3mm时，在λ/2频点（如1GHz对应15cm，λ/2=7.5cm）易激发谐振。规则：Top/Bottom层所有信号线（含电源）距板边净距≥3mm，该区域内仅允许布设GND铜皮。某4G模块因RF走线距板边仅1.5mm，在900MHz频段辐射超标，移入内层后立即达标。

⑪ 散热孔/通风孔：直径＞5mm的孔必须加导电涂层或覆铜网
直径＞5mm的圆孔，在f=119GHz/d（d为孔径mm）处形成谐振。例如，Φ8mm孔在14.9GHz谐振，但其谐波（如3次谐波44.7GHz）会向下耦合至1GHz以下频段。解决方案：a) 孔壁电镀导电层（厚度≥5μm）；b) 覆盖200目铜网（透光率＞70%，屏蔽效能＞60dB@1GHz）。某工控机在散热孔加铜网后，500MHz–1GHz辐射降低8dB。

⑫ 连接器引脚：外壳引脚必须与PCB GND焊盘直连，禁用细走线
DB9、D-Sub等连接器的金属外壳引脚，是共模电流的黄金通道。常见错误：用0.15mm走线将外壳引脚连至远处GND。正确做法：外壳引脚焊盘必须与PCB GND铜皮用≥0.5mm宽铜皮直连，长度≤1mm。某RS485设备因此整改，1MHz–30MHz传导发射下降12dB。

这份清单里的12条规则，每一条都经过至少3个量产项目的实测验证。它们不是“最好这样做”，而是“不做就会失败”。在Layout工具中，我习惯将这些规则转化为Design Rule Check（DRC）约束：例如，设置“SW节点走线长度＜5mm”为Critical Error，Layout工程师无法通过DRC即无法提交。把经验固化为工具规则，才是扼杀EMI问题最可靠的机制。

4. 整改不是“加料”，而是精准外科手术：从频点反推的实战案例库

EMC整改常被误解为“堆料大赛”：电容不够加，磁珠不行换，屏蔽罩越大越好。但真实高效的整改，是像外科医生一样，根据“影像报告”（预测试频谱）精准定位病灶，实施最小侵入式干预。下面分享三个我亲历的、从超标频点反推源头的典型实战案例，每个都包含完整的“频点→机理→归因→手术→验证”链条。

4.1 案例一：216MHz尖峰——DC-DC SW节点走线的λ/4天线效应

现象：某车载信息娱乐主机预测试，在216MHz出现-25dBm尖峰，3m法暗室测试超标4.2dB。近场扫描显示，峰值位置在U2（MP2315 DC-DC）SW引脚正上方，H-field探头读数最强。

反推逻辑：

• 216MHz是否为某器件谐波？查原理图，主晶振为24MHz，24MHz×9=216MHz，但晶振电路布局紧凑，近场扫描未见异常。
• 是否为SW节点谐波？DC-DC开关频率为500kHz，500kHz×432=216MHz，谐波阶数过高，能量应极弱。
• 更可能：SW节点走线自身构成λ/4天线。计算PCB上216MHz波长：λ=300/216≈1.39m，FR4介质中等效波长λeff≈λ/√4.4≈0.66m，λ/4≈16.5cm。但实测SW走线仅9.2cm。等等——若考虑走线两端的寄生电容（IC引脚、电容焊盘），实际谐振长度会缩短。查PCB叠层，SW走线在Top层，参考平面为L2 GND，介质厚度0.15mm，此时特性阻抗Z0≈65Ω。谐振条件修正为：L≈λ/4×√(Z0/Zc)，Zc为端接阻抗（约10Ω），故L≈16.5cm×√(65/10)≈42cm？不对，这远超板尺寸。重新思考：更可能是走线与参考平面构成的微带线谐振，其谐振频率f= c/(2×L×√εr)，c为光速，L为走线长，εr为介电常数。代入L=9.2cm，εr=4.4，得f≈1.1GHz，不符。最终灵光一现：是SW走线与输入电容C1的GND焊盘形成的环路面积在216MHz谐振！环路面积S=9.2mm×2mm=18.4mm²，环路电感L≈0.002×S×ln(2×l/w)≈0.002×18.4×ln(2×9.2/0.3)≈0.002×18.4×5.7≈0.21nH。谐振频率f=1/(2π√(L×C))，C为输入电容（22μF），得f≈1/(2π√(0.21e-9×22e-6))≈1/(2π×6.8e-8)≈234MHz，接近216MHz。误差源于寄生参数估算，但方向正确。

归因验证：在SW走线中点与L2 GND平面间加1个0.3mm过孔（临时接地）。216MHz峰值从-25dBm降至-38dBm，降幅13dB，确认该走线是辐射源。

手术方案：

• 将SW走线长度从9.2mm缩短至4.3mm；
• 在走线两侧及下方L2层铺设完整GND铜皮，宽度≥走线宽3倍；
• 输入电容C1更换为0805封装（焊盘更小），缩短GND回路。

验证结果：整改后216MHz峰值为-42dBm，3m法测试达标，裕量2.8dB。总耗时：Layout修改2小时，PCB重制3天。

4.2 案例二：433MHz宽带噪声——RS485接口外壳的共模谐振腔

现象：某智能电表集中器预测试，在400–460MHz呈现宽带噪声，峰值-30dBm，传导发射在433MHz超标6.5dB。近场扫描显示，噪声源集中在DB9连接器金属外壳边缘，E-field与H-field读数均高。

反推逻辑：

• 433MHz是ISM频段，非板内器件固有频率，大概率是结构谐振。
• DB9外壳尺寸：长35mm，宽15mm，厚5mm。计算其最长边（35mm）的λ/2谐振：f=c/(2×L)=300/(2×0.035)≈4.3GHz，不符。
• 考虑外壳与PCB GND间的缝隙：外壳通过1个M3螺丝固定，螺丝孔直径3mm，孔壁与PCB GND间存在0.1mm空气隙。该缝隙构成“槽缝天线”，其谐振频率f= c/(2×W)，W为缝隙宽度。代入W=0.1mm，得f=300/(2×0.0001)=1.5THz，仍不符。
• 正确思路：外壳-PCB GND构成的LC谐振腔。外壳电感L≈10nH（估算），PCB GND与外壳间寄生电容C≈0.5pF（0.1mm空气隙，面积1cm²），则f=1/(2π√(L×C))≈1/(2π√(10e-9×0.5e-12))≈1/(2π×2.2e-11)≈720MHz。仍偏高。再查：实际螺丝孔周围GND铜皮被挖空，形成直径10mm的圆形“孤岛”，该孤岛与外壳间电容C≈1pF，电感L≈5nH（路径更短），f≈1/(2π√(5e-9×1e-12))≈712MHz。还是不对。最终发现：外壳与PCB间有2mm厚橡胶垫片！垫片介电常数εr≈3，厚度d=2mm，面积A=1cm²，则C=ε0×εr×A/d≈8.85e-12×3×1e-4/0.002≈1.33e-12F=1.33pF。L取3nH（短路径），f≈1/(2π√(3e-9×1.33e-12))≈1/(2π×2.0e-11)≈796MHz。依然偏离。放弃计算，转向实测验证：用锡丝将外壳与PCB GND在螺丝孔旁直连（长度＜1mm）。433MHz噪声立即消失。结论：根本原因是单点连接导致的高阻抗路径，使外壳在433MHz频段呈现高Q值谐振。

归因验证：在螺丝孔旁加焊1条0.5mm宽铜带，连接外壳与GND铜皮。433MHz噪声下降18dB。

手术方案：

• 移除橡胶垫片，在外壳与PCB接触面涂导电硅脂；
• 在DB9四角各增加1个M2接地螺丝，每个螺丝旁布3个GND过孔；
• 外壳与PCB GND间用0.1mm厚铜箔满贴。

验证结果：400–460MHz宽带噪声基底下降15dB，433MHz传导发射达标，裕量3.1dB。成本增加＜0.1元。

4.3 案例三：80MHz平台噪声——USB差分对内长差引发的共模转换

现象：某便携医疗设备预测试，在75–85MHz呈现宽平台噪声，峰值-22dBm，辐射超标3.8dB。近场扫描显示，噪声源在USB Micro-B接口处，H-field与E-field读数相当，指向共模问题。

反推逻辑：

• 80MHz是否为USB 480Mbps信号的谐波？480MHz/6=80MHz，是6次谐波。USB信号上升时间tr≈1ns，谐波有效带宽f=0.35/tr≈350MHz，80MHz在其范围内。
• 共模噪声源通常来自差分不平衡。检查Layout：USB差分对D+/D-在Top层走线，内长差标注为“0mil”，但实测发现D+走线在接口处绕了一个小弯以避让焊盘，而D-走线直连，导致局部长度差≈8mil（0.2mm）。
• 计算共模转换：ΔL=0.2mm，dv/dt≈Vpp/tr=3.3V/1ns=3.3V/ns，则共模电压Vcm≈(ΔL/L)×Vpp，L为总长（约30mm），Vcm≈(0.2/30)×3.3≈0.022V=22mV。该电压足以驱动USB线缆辐射。

归因验证：用烙铁加热USB接口，使D+/D-焊盘轻微位移（模拟长度差增大），80MHz噪声上升5dB；反之，用镊子轻压D+走线使其拉直，噪声下降4dB。

手术方案：

• 重新Layout USB走线，D+/D-全程等长，内长差≤2mil；
• 在接口处添加共模扼流圈（如TDK PLA1812），共模阻抗≥100Ω@100MHz；
• USB插座GND焊盘与PCB GND铜皮用≥0.5mm宽铜皮直连，长度≤0.5mm。

验证结果：75–85MHz噪声基底下降12dB，80MHz峰值为-34dBm，辐射测试达标，裕量5.2dB。关键点：共模扼流圈必须放在USB插座与主控IC之间，且其GND必须与PCB GND单点连接，否则会引入新环路。

这三个案例的共同点是：所有整改动作都基于频点反推的确定性归因，而非经验猜测；所有手术方案都力求最小改动，避免引入新问题；所有验证都用同一套近场探头+频谱仪完成，确保可追溯。EMC整改的最高境界，不是“让它不超标”，而是“让它本就不该超标”。

5. 把80% EMI问题扼杀在Layout阶段：一套可落地的协同工作流

知道规则和案例，不等于能落地。真正的挑战在于：如何让硬件工程师、Layout工程师、EMC工程师在项目早期就形成合力，把EMI控制嵌入标准开发流程，而不是等到预测试失败后再救火？我设计了一套已在5家客户量产验证的“EMI前置协同工作流”，它不依赖额外工具，只改变协作节奏与交付物。

5.1 阶段一：原理图冻结前——EMI风险联合评审会（SRR）

这不是走过场的会议，而是强制输出三份可审计的交付物：

交付物1：《EMI噪声源分级清单》
由硬件工程师填写，按噪声强度（High/Medium/Low）、频段（LF/MF/HF）、耦合路径（传导/辐射）三维评分。例如：

• U1（DC-DC MP2315）：High, HF, 辐射 → 标记为“一级风险源”
• Y1（24MHz晶振）：Medium, MF, 辐射 → 标记为“二级风险源”
• J1（USB接口）：High, HF, 传导+辐射 → 标记为“一级风险源”

交付物2：《关键网络Layout约束表》
由EMC工程师基于清单制定，明确每条高风险网络的物理参数：

交付物3：《接口EMI防护方案》
由结构工程师与EMC工程师共同签署，定义机械接口的EMI控制措施：

• DB9外壳：四点M2接地，接触面导电处理
• USB插座：GND焊盘直连PCB GND，禁用细走线
• 散热孔：Φ6mm孔加200目铜网

SRR会议必须有硬件、Layout、EMC、结构四方面负责人签字，任何一项未达标，原理图不得冻结。这套机制让EMI要求从“事后提醒”变为“事前契约”。

5.2 阶段二：Layout中期——EMI Design Rule Check（DRC）自动化

Layout工程师不是靠记忆执行规则，而是靠工具强制保障。我在Allegro/PADS中配置了专属DRC规则集：

• Rule Set A（Critical）：触发即报错，禁止出库。包括：
  • SW节点走线长度＞4.5mm
  • USB差分对内长差＞2mil
  • 信号走线距板边＜3mm
• Rule Set B（Warning）：触发提示，需工程师书面说明原因。包括：
  • 时钟走线未