企业官网建设流程全解析

板厂的工程审核邮件又来了，附件里用红框圈了三处，全在 Top Overlay 上——丝印压着 1206 电阻的焊盘。尴尬的地方在于，我这版板子在 Altium Designer22 里跑 DRC 是全绿的，Manufacturing 分类下一条违规都没有。那次之后我把丝印层避让焊盘和过孔这件事从头捋了一遍：哪些情况是规则压根没设对，哪些情况是规则设对了但封装本身就画歪了，哪些情况是 DRC 根本管不着、只能靠人眼和 Gerber 复核去兜底。

这篇内容适合三类人：刚上手 AD22、默认"DRC 全绿就万事大吉"的朋友；被板厂或者贴片厂退过单、想搞清楚丝印压盘到底会引发什么问题的硬件工程师；以及需要给团队定一份丝印设计规范、又不想照抄网上那套空泛说辞的人。我会从失效机理讲到规则配置，再到封装层面的根治方法和批量修板的操作细节，中间会算一遍 1206、0805、0603 的丝印到底该画多长，也会说过孔盖油跟丝印之间那层容易被忽略的关系。文中给的数值都是我自己在用的落地方案，具体项目还得按你板厂的工艺能力文件微调。

1. 丝印压焊盘为什么会被判不合格：从油墨厚度到立碑的完整失效链

1.1 油墨是有厚度的，10~25μm 的高差足以搞坏小元件

丝印油墨不是"薄薄一层颜色"。常见的白色字符油墨，固化之后厚度通常在 10μm 到 25μm 这个区间，具体取决于板厂用的油墨型号、印刷次数和固化曲线。这个厚度放在整板尺度上可以忽略，但放在 0402、0603 这种小封装旁边就完全是另一回事：一旦油墨压到了焊盘靠近内侧的边缘，元件贴装时一端会垫在油墨上、另一端踏实，回流焊时熔融的锡会主动把元件往阻力小的方向拉——这就是立碑（Tombstone）和偏移（Skew）最经典的一类诱因。

除了机械高差，还有三层隐性伤害。第一层是有效焊接面积的损失，油墨占了焊盘边缘一块，实际可焊区域就变小了，对本来就不宽裕的窄间距器件来说，少掉的这一条边可能就是虚焊和冷焊的分界线。第二层是油墨在 260℃ 左右的高温下会分解变色，产生的那点气体在焊点附近容易形成气孔和锡珠。第三层是外观和 AOI：油墨被高温烤黄、被助焊剂侵蚀发白，AOI 的判定阈值一飘，误判率就上来了，产线一停线返修，成本就不是几毛钱了。

1.2 DRC 全绿却被打回来：三种典型的"假通过"

第一种，焊盘被阻焊盖住了。AD22 里的 Silk To Solder Mask 这条规则，比的是丝印对象到阻焊开窗的距离，而不是到铜箔焊盘的距离。也就是说，如果你为了做阻焊桥把某颗芯片的 Solder Mask Expansion 设成了负值（开窗比焊盘小），那开窗区域收缩了，丝印哪怕压在焊盘边缘上，DRC 也会认为"没进开窗内"，全绿放行。这种情况在密脚 IC 上特别常见，因为大家都会去调阻焊桥，调完就忘了回头看一眼丝印。

第二种，过孔的默认状态被误判了。AD 里如果从来没动过 Mask 分类下的规则，过孔会跟着全局的 Solder Mask Expansion 走，也就是过孔表面是开窗的。你按"过孔会盖油"的假设去布丝印，结果出 Gerber 一看，Top Solder 层在过孔位置全是亮斑，丝印正好压在开窗上。这一条我给的建议是：别靠记忆判断，出一次 Gerber，把 Top Solder 单独打开看，过孔位置有亮斑就是开窗，没有就是盖油，一目了然。

第三种，板厂的工艺补偿。丝印是印刷工艺，油墨在网版下有扩散，不同板厂会做不同方向的补偿，有的把丝印整体外扩 0.05mm，有的干脆按你自己画的走。你按 0.1mm 的间距贴着焊盘画，板厂那边再外扩一点点，落到实物上就是压盘。所以设计端留 0.2mm，是给这些不可控因素买的一份保险。

1.3 工艺侧的硬指标：这几个数值先刻在脑子里

下面的表是我自己常用的参考值，不是行业强制标准，但基本能覆盖绝大多数常规 FR-4 板厂的能力区间。真正下单前，务必拿板厂的《工艺能力说明》逐条对一遍，尤其是丝印最小线宽和最小字符高度这两项，不同厂家差得挺多。

注意：0.15mm 这个"底线"只是多数板厂能交付的下限，不代表工艺稳定。同一块板上大面积使用 0.15mm 间距，良率一定比 0.2mm 差，成本最终会体现在你的批量报价里。

2. 规则引擎才是主线：AD22 里管丝印的到底是哪几条规则

2.1 Silk To Solder Mask 与 Silk To Silk：两条规则的边界在哪

打开 Design → Rules（快捷键 D 之后按 R），左侧树形列表展开 Manufacturing 分类，你会看到两条跟丝印直接相关的规则：Silk To Solder Mask Clearance和Silk To Silk Clearance。前者管丝印与阻焊开窗之间的最小间距，是真正意义上的"丝印避让焊盘"，因为焊盘位置必然有阻焊开窗；后者管丝印与丝印之间的间距，防止两段字符贴在一起。

在 AD 更早的版本里，这条规则的名字叫 Silkscreen Over Component Pads（丝印覆盖元件焊盘），功能上是从"不能盖"演化成了"必须留间距"。如果你用的是老版本或者公司里还留着旧工程文件，看到那个名字别懵，它就是同一个东西。新建规则的做法是右键 Manufacturing 分类下的对应项，选 New Rule，然后给它改个有意义的名字，比如Silk2Mask_0.2mm。名字一定要改，不然以后规则列表里一堆 New Rule 1、New Rule 2，排查问题时能把自己绕晕。

Silk To Silk Clearance 这条我要单独提醒一句：默认值是 0，建议项目前期先别急着开。因为一旦设成 0.15mm，密排的位号丝印、连接器旁边的引脚编号、元件轮廓线，会瞬间报出一大堆违规，几百条起步，把真正要紧的丝印压盘问题淹没掉。我的习惯是主体布局布线阶段把它留 0，等到丝印排版基本稳定、准备出图前一周，再打开跑一次，专门收拾粘连问题。

2.2 规则优先级与 Query 作用域：和"在铜皮里给走线避让"是同一套逻辑

很多人问过"AD 里在铜皮里面走线怎么避让"这类问题，其实和丝印避让是同一套机制：Query 定义作用范围，参数定义间距，优先级决定谁生效。AD 的规则匹配逻辑是"从上往下逐条匹配，第一条命中的规则生效，后面的全部忽略"。这就是为什么你在 Clearance 里精心加了一条针对某个网络的特殊规则，最后发现一点用都没有——它排在通用规则下面，永远轮不到它。

丝印规则同理。默认的作用域是 All，也就是对整板生效。如果你需要分区管理，比如板边一圈的连接器区域丝印离焊盘要留 0.3mm、板中心区域留 0.2mm 就够，那就建两条规则，用 Query 区分作用域，然后在规则列表里拖动或用 Priority 按钮调整上下顺序。Query 的写法可以直接在对话框里手输，也可以点 Query Helper 搜关键字拼出来：

OnTopOverlay Or OnBottomOverlay

这是我常用的写法。需要说明的是，AD 的 Query 语言里能表达的语义是有限的，它能按图层、对象类型、是否过孔、是否焊盘这类属性筛选，但不支持空间关系的描述（比如"离过孔 0.2mm 以内的丝印"是写不出来的）。所以想在屏幕上一次性高亮出所有"疑似压盘"的丝印，靠 Query 不行，得靠 DRC 跑完之后的违规标记。这一点想清楚，能省掉不少瞎折腾的时间。

2.3 一条容易被忽略的前置规则：先决定过孔到底盖不盖油

丝印避让过孔这件事，前提是先明确过孔是盖油还是开窗。这一步不做，后面的判断全是空中楼阁。让过孔盖油的标准做法，是在 Mask 分类下新建一条 Solder Mask Expansion 规则：

• 规则名：Tent_Via
• 作用域选 Advanced，Query 填IsVia
• Expansion 的 Top 和 Bottom 两个值都填负数，比如 -0.1mm（约 -4mil）

负扩张的意思是把开窗边界往内收，收进焊盘以内，开窗自然就不存在了，等效于盖油。在比较新的 AD 版本里，也可以直接选中过孔，在 Properties 面板里把 Solder Mask Expansion 从 Rule 改成 Manual，手工给一个负值——适合只有个别测试点过孔需要特殊处理的场景。如果你在属性面板里压根找不到这个选项，别怀疑人生，用规则的做法就行，效果一样。

注意：设计端"盖油"和板厂"能盖好油"是两码事。过孔盖油属于塞孔工艺范畴，孔口直径大、孔内壁粗糙的板子，盖油后容易出现针孔、气泡、局部露铜。如果你的过孔是用来做散热或者电流承载的电源过孔阵列，多数情况下不要盖油，这时候丝印就得老老实实绕开。

2.4 用"超差规则"做一次预警式 DRC

这是我个人最推荐的一个习惯：把 Silk To Solder Mask 的值从你真正要求的 0.15mm 临时改成 0.3mm 甚至 0.4mm，跑一次 Batch DRC，拿到一份"超差清单"。这份清单里的违规在当前标准下不算错，但它们离犯错只差一次改板、一次板厂补偿、一次封装微调。

把这份清单当成待办事项处理掉，你会发现后面无论换板厂还是改版，丝印这一块都异常省心。代价是前期多花一两个小时挪丝印，收益是后期少烧几轮打样费。我在一个电源项目上就是这么干的，第一版留了 0.3mm 余量，后来因为散热铜皮改版把焊盘整体外扩了 0.15mm，丝印一根线都不用动。

3. 根治在封装：把片式元件的丝印画到焊盘之外

3.1 1206 那两条横线到底该画多长（含完整计算过程）

板级修丝印是补丁，封装级改丝印才是根治。而封装级改丝印的核心问题是：丝印到底能画多长、放在哪个位置。这个问题完全可以用算术解决，不用靠感觉。

先说清楚约束条件。以 1206 为例，我常用的焊盘参数是：单个焊盘长 1.60mm（沿元件长轴方向，记作 X 向）、宽 1.80mm（记作 Y 向），两个焊盘中心距 2.90mm。那么：

1. 焊盘内边缘间距 = 中心距 - 单个焊盘长度 = 2.90 - 1.60 =1.30mm，也就是两个内边缘分别位于 ±0.65mm 处。
2. 丝印横线在 X 方向的范围要满足：|x| ≤ 0.65 - 间距余量。取余量 0.15mm，得到 |x| ≤ 0.50mm，丝印单条线最大长度 = 1.00mm。
3. 丝印横线在 Y 方向的中心位置：焊盘 Y 向半宽 = 0.90mm，加上间距余量 0.15mm，再加上半个线宽 0.075mm（线宽取 0.15mm），得到 |y| ≥ 1.125mm，圆整到 0.05mm 网格取 ±1.15mm。
4. 最终结果：两条长 1.00mm、宽 0.15mm 的横线，位于 y = ±1.15mm 处，落在两个焊盘之间的空档里，与焊盘的最小距离稳定在 0.15mm 以上。

这个算法是保守的矩形法：把焊盘和丝印都当成矩形来处理，算出来的余量一定比实际欧氏距离更富余。为什么宁愿保守？因为板厂的丝印补偿、蚀刻偏差、油墨扩散都会吃掉一点余量，你算的时候留 0.15mm，落到实物上可能就只剩 0.1mm 出头了。

同样的算法套到其他封装上，结果就很有意思了：

0603 那一行的 0.45mm 是答案的关键：一条 0.45mm 长的丝印线，宽 0.15mm，视觉上就是一个短横点，装配时根本起不到"轮廓指引"的作用，反而增加了一处违规风险。所以我的做法是 0603 及以下直接不画轮廓丝印，把省下来的空间留给位号和极性标识。这也能解释一个现象：为什么很多成熟库里的 1206 有完整轮廓，到了 0603 就只剩一个位号——不是画库的人偷懒，是空间真的不够。

3.2 空间不够时的取舍顺序：位号第一，极性第二，轮廓最后

丝印空间永远不够，所以必须有一个明确的优先级。我的排序是：位号 > 极性/方向标识 > 元件轮廓。位号直接关联 BOM 和装配图，没有位号这块板子在产线上就是不可维修的；极性标识关系到器件装反，属于功能性错误；轮廓只是一个视觉辅助，缺了最多是装配慢一点。

具体到不同类型的器件，处理手法差别挺大。片式电阻电容，按上面的算法处理；钽电容和电解电容这类有极性的，正极标识要放在远离焊盘的空白区域，通常是元件本体的斜上方或者正上方，绝对不要为了对称把"+"号放在两个焊盘中间，那个位置通常是没有任何余量的。二极管同理，阴极标识尽量放在元件侧面的空白处，或者用丝印画出二极管符号但把它整体往元件外侧推。

IC 的话，第一脚标识最考验功夫。常见做法是在封装封装体的一角外侧放一个小圆点或者小三角，位置要选在远离任何焊盘的封装对角线方向。密脚芯片（0.5mm 间距及以下）四周往往一点空间都没有，这时候我会把第一脚标识放到封装体正下方或者正上方的大块空白区，用一个短线和字符组合标注，而不是硬塞在四个角上。

心得：连接器的第一脚标识不要只依赖封装丝印，最好的做法是在 PCB 板级层面，在连接器旁边加一个独立的字符标注（比如 "PIN1" 加箭头），因为连接器的封装丝印经常会被本体完全遮住，装配工人根本看不见。

3.3 电源过孔阵列、散热过孔与丝印的共存策略

电源模块和功率器件底下的过孔阵列，是丝印压孔的高发区。这类过孔通常不盖油，承担散热和电流传导两重功能，如果丝印压在阵列上，回流焊时丝印油墨会被大面积焊锡覆盖，外观直接不合格；更麻烦的是，散热过孔如果和丝印重叠，油墨会部分堵住孔口，影响散热效果。

处理这种区域的原则很简单：整块让开，不做零散避让。具体做法是先在脑子里画一个包围所有散热过孔的矩形，把丝印全部推到矩形外，宁可让位号离元件远一点。有些工程师喜欢一个孔一个孔地绕丝印，绕出来的线条弯弯绕绕，视觉上像蜘蛛网，装配时反而干扰识别，得不偿失。

顺带说说跟这个区域相关的另一个设计点——SMD 焊盘到大面积铜皮的连接方式。铺铜连接方式（全连接还是十字花焊盘）会直接影响焊盘周边的铜面积和散热速度。有些工程师发现丝印空间不够，就打起了缩小焊盘的主意，把焊盘 X 向长度改小来腾地方。我强烈不建议这么做，尤其是连接到铜皮做散热的焊盘：焊盘一小，散热路径变窄、焊接强度下降，回流焊时还容易因为两侧热容不对称而出现立碑。正确的做法永远是改丝印，不是改焊盘。

3.4 封装改完之后怎么同步回 PCB

封装改好了，怎么同步到已经布好的板子上？命令在 PCB 编辑器的 Tools 菜单里，叫Update From PCB Libraries（老版本里叫 Update From Library）。执行之后会弹出一个对话框，列出所有与库中定义存在差异的元件，你可以逐个确认差异内容再决定要不要更新。

这个命令有两个坑要提前知道。第一，更新方向和你的直觉可能相反，它是"用库里的封装去更新 PCB 上的元件"，不是"把 PCB 上的改动存回库"。改之前确认一下你改的是库文件本身，不是 PCB 上的那份拷贝。第二，更新会重排元件内部对象的 ID，如果你之前手工挪动过某个元件的位号丝印，更新之后位号的位置可能会被重置回封装里的默认位置。所以我的流程是：先改库、再更新、最后统一排位号，顺序反了就要返工。

顺便提一个相关的排查点：如果更新之后发现某个元件的丝印整体偏到了一边、压在焊盘上，先别急着怪封装，去看看原理图引脚和封装焊盘编号是不是一一对应。引脚映射错位会导致器件方向异常，丝印自然就跟着歪。这类问题在 DRC 里表现往往是 Un-Connected Pin，而不是丝印违规，很容易被误判成两个独立问题。

4. 批量修板：从 DRC 报告到 FSO 批量改，再到方向键微调

4.1 先拿到完整违规清单，不要用肉眼扫板

手工在板子上找丝印压盘，效率极低而且必然漏。正确做法是让 DRC 把活干完。打开 Design → Design Rule Check 对话框（快捷键 T 之后按 D），在左侧的 Rules To Check 树里展开 Manufacturing 分类，确认 Silk To Solder Mask Clearance 这一项的Batch列被打上勾。Online 那列看个人习惯，我一般只勾 Batch，因为在线检查会在布局过程中不断弹标记，很干扰。

跑完之后重点看输出。在对话框下方勾上Create Report File，DRC 会生成一个 HTML 格式的报告文件，用浏览器打开就是一张完整清单，包含违规的规则名、涉及的对象、实测间距和坐标。这张表可以直接排序、筛选、统计，比在画布上一个个点违规标记快太多了。我通常会把报告里的违规按规则名分组，先集中处理 silk 类的，再处理别的。

鼠标悬停在画布上的违规标记上，会弹出一个浮窗，写明违反的是哪条规则、实测值是多少。这个浮窗是快速定位的好帮手，但不要用它来做全局统计——几十条违规靠一个个悬停去看，眼睛会瞎。

4.2 FSO 加 PCB List：批量改字高、线宽，以及怎么知道选中了多少对象

如果违规是一批元件位号字太小或者线宽超标，逐条改是折磨。这时候用Find Similar Objects（FSO）：右键点一个待处理的丝印字符，选 Find Similar Objects，在弹出的对话框里把 Text 设为 Same、Layer 设为 Any，其他项按需设置，点 OK，再点 Select Matched，就能一次性选中所有同类位号。选完之后打开 PCB List 面板，面板里就是一张电子表格，Height、Stroke Width、Layer 这些属性都能直接批量填写，改完回车生效。

这里就引出一个很实际的问题：怎么确认自己到底选中了多少个对象？有两个直接的办法。第一个是看 PCB List 面板上方的对象计数，它会显示当前列表里的对象总数，选中多少个一目了然。第二个是用 PCB Filter 面板，在里面输入查询语句（比如OnTopOverlay And ObjectKind = 'Text'），点面板上的 Select 按钮，AD 底部的状态栏会给出匹配数量的反馈。用 PCB Filter 的好处是你可以反复调整查询条件，边筛选边确认，比 FSO 更适合探索性的批量操作。

提示：批量改丝印参数前，先按 Ctrl+S 存一版，或者在工程里建一个备份。丝印的批量修改是不可逆的，改错了字符位置和大小，撤回来也找不回原来的手工排版成果。

4.3 局部修剪：Slice Tracks、断线重画和网格微调

有些违规是"丝印线太长，末端戳进了焊盘"。这种最省事的处理是把那段线裁短。AD 在 Edit 菜单下有一个Slice Tracks命令（AD 17 之后的版本都有），可以对选中的走线、圆弧、线段按指定位置切开，切开之后把多余的那截删掉就行。操作时注意先选对象再执行命令，切点位置跟着鼠标走，切之前把网格调细一点，精度会好很多。

如果你的版本里找不到这个命令，最土的办法同样有效：选中那段丝印，按 Delete 删掉，然后手动补画两段短的。结果一样，只是慢一点。丝印线本身不承载电气属性，删掉重画没有任何副作用，这一点比走线友好太多了。

还有一种情况是"丝印整体位置偏了 0.1mm，挪一下就不违规"。这种微调不需要用到鼠标拖拽，选中对象之后直接按方向键就行，AD 里方向键的位移量跟当前吸附网格（Snap Grid）绑定。所以操作顺序是：先用 G 键把网格切到 0.05mm 甚至 0.025mm，再用方向键一格格挪。网格设成 0.5mm 的时候按方向键，丝印会直接跳到焊盘中间去，很多人第一次用都会踩这个坑。

4.4 不要 Explode 元件：一个会破坏 BOM 关联的坏习惯

网上有些教程教人为了自由修改丝印，把元件 Explode（打散）掉，说是打散之后丝印就能随便删随便改了。这个做法我要明确反对。打散之后，这颗元件就不再是一个"元件对象"了，它的位号、封装、BOM 关联、装配信息全部丢失，原理图同步会出问题，装配图也生成不出来。为了一点点丝印方便，把整个数据链搞断，后面付出的代价远大于收益。

遇到丝印实在避不开的情况，正确的应对顺序是：先回封装库里改，再更新到 PCB；如果只是个别位置的特殊情况，就在 PCB 层面手工挪动或裁短丝印，元件本身保持完整。元件永远不打散，这是我给自己定的硬规矩。

5. 出 Gerber 之前的最后一次复核：三个能救命的小动作

5.1 3D 视图和 View Configuration：揪出"被完全遮住的无效丝印"

DRC 不检查"丝印是否被器件本体遮住"，但这恰恰是装配阶段最常见的问题之一：丝印画了，位置也对，不压任何焊盘，但它被元件的塑封体完全盖住了，产线上根本看不见，等于白画。判断方法很简单，按数字 3 切到 3D 视图，从正上方俯视整板，凡是肉眼看不到的丝印，都要考虑挪位。

配套的操作是用 View Configuration（快捷键 L）把非必要的层临时关掉，只留 Top Overlay、Top Solder 和 Multi-Layer，这样画面干净，压盘和遮挡一眼就能看出来。单层模式用 Shift+S 切换，也很适合逐层检查。检查的时候建议把透明度调一调，让丝印层和阻焊层能叠在一起看，几何关系比来回切换图层清楚得多。

5.2 Gerber 叠图：把 Top Overlay 压在 Top Solder 上一起看

这是我认为最保险的一道关卡。出 Gerber 的时候，Top Overlay 和 Top Solder 是两个独立的层，单独看都没问题，叠在一起才是真实的生产状态。把这两层同时打开、用不同颜色显示，凡是丝印和阻焊开窗有交叠的地方，都会立刻显形。

这一步能抓到 DRC 漏掉的几类问题：阻焊开窗设成负值导致的假通过、板厂自定义补偿造成的外观压盘、以及非焊盘位置的阻焊开窗（比如测试点、屏蔽罩开窗、天线开窗）上的丝印。我在一个带屏蔽罩的项目上就吃过这个亏——屏蔽罩的开窗区域没被 Silk To Solder Mask 规则覆盖到，丝印正好压在上面，出图前叠图时才发现。

5.3 我自己的出图检查清单，以及三类常见误判

每块板子出 Gerber 之前，我会过一遍下面这几条：

1. Top/Bottom Overlay 层是否都存在，且底层丝印的镜像设置正确（从板子底面对应的视角看应该是正字）。
2. Silk To Solder Mask 的 Batch DRC 是否跑过、报告里的违规是否全部关闭。
3. 丝印最小线宽、最小字符高度是否不低于板厂能力值。
4. 所有位号是否与当前 BOM 一致（改过位号之后必须重新同步）。
5. 极性器件的标识是否齐全：二极管、钽电容、IC 第一脚、连接器第一脚。
6. 是否有丝印被器件本体完全遮挡。
7. 丝印是否与板边、成型孔、开槽保持了足够距离。

最后说说三类高频误判，避免你白折腾。第一类，把"丝印到丝印"的违规当成"丝印压盘"来处理，改了半天发现改错了对象，多看看违规浮窗里的规则名就能避免。第二类，看到 DRC 报丝印违规就先去挪丝印，其实根因是阻焊开窗规则设错了，先去 Mask 分类下面看一眼，能省一半时间。第三类，认为 DRC 全绿就代表丝印没问题，这个前提只在"阻焊开窗设置正确 + 过孔开窗状态明确 + 板厂不做额外补偿"三条同时成立时才有效，而现实中这三条很少同时成立。

我自己的经验是，丝印这件事在整个 PCB 设计流程里的优先级排得很靠后，但它出现在板厂审核退回意见里的频率相当高。花两个小时把封装库的丝印一次性改对，比每版都在板子上东补西补划算得多。这套东西没有多高深的技术含量，难的是耐心——把每一条 0.15mm 的间距都当回事。