企业官网建设流程全解析

1. 先把概念钉死：EOS 到底是什么，和 ESD 差在哪

1.1 一次真实的炸机事故

前年做一款工业采集板，运放用的是常见的低失调精密型号，前面挂了两米长的传感器线缆。板子在实验室连续跑了三周，各项指标漂亮得不像话。结果客户现场装机，第一天就报回来三块板子坏掉，症状一致：运放输入端对地短路，输出卡在电源轨上纹丝不动。

拆开看，芯片表面没有任何烧痕，X-ray 也看不出内部熔断，但输入端确实已经击穿。当时第一反应是 ESD，毕竟现场装机的工人手上不一定有防静电措施。可后来把现场流程捋了一遍，工人戴了手环，工装也接地，问题不在这里。真正的元凶是线缆——两米长的传感器线在现场走线时和一台变频器的动力线捆在同一个线槽里，变频器启停瞬间在线缆上感应出的共模电压，远超运放输入端能承受的范围。

这就是典型的电气过载，英文原文Electrical Overstress，行业里标准缩写是EOS。题目标题里写的 ESO 是个流传很广的笔误，你如果在器件厂商的失效分析报告或者 JEDEC 标准里检索，用的都是 EOS 这个词。它指的是器件承受了超出数据手册"绝对最大额定值"的电压、电流、功率或温度，持续时间从几百微秒到几秒不等，远超 ESD 的纳秒量级。

我写这篇东西，是想把运放防护这件事从头到尾讲透：EOS 从哪来、芯片为什么扛不住、防护电路怎么算、PCB 怎么布、出了问题怎么查。适合做模拟前端、工业采集、汽车电子的硬件工程师，也适合刚入行、看到"绝对最大额定值"就头大的朋友。

1.2 EOS 和 ESD 不是一回事

很多人把这两个词混着用，但在失效分析里必须分开，因为防护思路完全不同。

关键在于，ESD 是 EOS 的一个子集。芯片内部的 ESD 保护结构（通常是到电源轨的二极管加限流电阻）本来就是为纳秒级脉冲设计的，它能扛住 8kV 人体放电模型，但如果你给它灌一个持续 10ms 的 200mA 电流，那些小尺寸的保护二极管会直接烧断。所以你会看到一个很反直觉的现象：一颗标称 HBM 8kV 的运放，在工厂里被静电打得没事，装到现场反而被一个几百毫安的持续电流搞挂了。

注意：失效分析时如果只看到"输入端对地短路"，不要急着归因于 ESD。ESD 损伤通常伴随栅氧针孔或者 ESD 结构本身熔断，而 EOS 往往是输入级晶体管的 BE 结大面积烧毁，在显微镜下形态差异很明显。

1.3 数据手册里那几个决定生死的参数

翻开任意一颗运放的数据手册，"Absolute Maximum Ratings"那一节通常被大家一扫而过。但我可以负责任地说，运放的防护设计有八成的答案就藏在这几行字里。下面这几个参数必须逐个抠清楚。

电源电压范围。比如标 ±18V，那指的是 V+ 到 V- 的压差最大 36V。注意有些器件写的是"V+ 相对 V- 最大 36V，且 V+ 相对地最大 18V"，这意味着你不能简单地用 ±18V 双电源，还要看单端对地的限值。

差分输入电压。常见写法是 ±(V+ - V-)，也就是差分电压不能超过总电源电压。这条限制在双电源场合其实很难违反，但在单电源或者信号源浮地的场合就很容易踩雷。

输入电压范围。这才是重灾区。多数器件写的是"不超过电源轨 ±0.3V 或 ±0.5V"，有些精密器件只写"不超过电源轨 ±0.1V"。超过这个值，输入保护二极管就会正偏导通。

输入电流（Input Current）。这是最容易被忽略、也最要命的一条。典型值是 ±10mA，有些低功耗器件只有 ±5mA。这条限制的含义是：当输入端电压超过电源轨、保护二极管导通后，流过二极管的电流不能超过这个值。你所有的限流电阻计算，最终都是围绕这个数字展开的。

输出短路持续时间。有些器件写"无限期"，有些写"瞬时"，还有些写"对地短路不能超过 10 秒"。如果你的负载可能在异常时短路，这个参数决定了你要不要加额外的输出限流。

结温（Tj）。常见 150℃，有些军品级到 175℃。EOS 的最终杀伤往往是通过过热实现的，所以结温是所有损伤的公共终点。

ESD 等级。分 HBM（人体模型）、CDM（器件充电模型）、MM（机器模型）。工业级器件通常 HBM ≥ 2kV，汽车级要求 HBM ≥ 8kV。但再强调一遍，这个等级只代表抗纳秒脉冲的能力，不代表抗 EOS。

把这几个参数列成一张表贴在你工位上，每次做新设计先对着这张表划一遍工作条件，能挡掉至少一半的低级失误。

2. 运放为什么这么不禁打：从输入级结构看本质

2.1 输入级的三种主流结构和它们的软肋

要理解 EOS 怎么把运放搞坏，得先知道芯片里面长什么样。运放的输入级大致分三类，脆弱点各不相同。

第一类是 BJT 差分对。这是最经典的结构，低噪声、低失调，精密运放里大量使用。它的输入是两个 NPN 或 PNP 的基极，正常工作在正向偏置。问题在于，当输入电压反向拉低超过 5~7V 时，基极-发射极结会进入反向击穿区。这个击穿本身是可逆的，但击穿电流一旦超过临界值，结区局部就会过热，形成永久性损伤。而且 BJT 输入级的输入偏置电流通常在 nA 到 μA 量级，加了限流电阻之后产生的额外失调不可忽略。

第二类是 JFET 输入。输入阻抗极高（pA 级偏置电流），噪声表现也好，但 JFET 的栅极击穿电压通常只有 ±25V 到 ±40V，而且是一旦击穿就不可恢复的雪崩击穿。更麻烦的是，JFET 栅极在高温下漏电会急剧增加，某些型号在 125℃ 时栅漏电可以涨三个数量级。

第三类是 CMOS 输入。这是现代低压运放的主流。CMOS 输入级的栅氧非常薄，栅极击穿电压可能只有 10V 出头。它靠的是输入对到电源轨的 ESD 二极管做保护，但这些二极管的尺寸是按纳秒脉冲设计的，持续电流能力很弱。CMOS 还有一个独有的杀手——闩锁（Latch-up）。

所谓闩锁，是指 CMOS 结构里天然存在一个寄生 PNPN 四层结构，等效于一个可控硅。正常情况下它不导通，但只要你往里面注入足够的电流，这个寄生可控硅就会被触发，形成一条从电源到地的低阻通路，几十毫安到几百毫安的电流瞬间灌进去，芯片在几毫秒内就会烧毁。EOS 是触发闩锁最常见的诱因，因为触发闩锁需要的电流（典型几十毫安）远大于 ESD 保护二极管的持续承受能力，却又小于让保护二极管先烧断的电流，正好落在这个致命区间里。

2.2 差分电压、输入电流与闩锁的连锁反应

把这三个机制串起来看，EOS 破坏运放的路径其实很清晰：

输入电压超轨 → 输入保护二极管正偏导通 → 电流灌入电源轨 → 如果电源轨上的电源无法吸收这个电流，电源轨电压被抬高 → 整个系统里其他器件承受过压 → 同时，输入级内部的寄生结构被触发 → 闩锁 → 大电流烧毁。

这条链子里有两次机会可以掐断：第一次是在输入端限制电流，第二次是在电源轨上提供泄放通路。绝大多数防护设计只需要做好第一次，就足够应付 90% 的现场问题。

具体算一下。假设你的运放供电是 ±15V，数据手册规定输入电流不超过 ±10mA，内部保护二极管正向压降约 0.7V。现场的最高输入电压按 ±40V 估算（这个数字在长线缆加变频器的场合很常见）。那么：

• 输入引脚被二极管钳位在 V+ + 0.7V = 15.7V
• 限流电阻需要承受的压差 = 40 - 15.7 = 24.3V
• 所需最小电阻 = 24.3V / 10mA = 2.43kΩ

留一倍余量，取 4.7kΩ 是比较稳的做法。这个电阻值不是随便拍的，它直接决定了流过输入保护的电流上限是 24.3 / 4700 = 5.2mA，安全地落在 10mA 以内。

但限流电阻不是白送的，它会带来两个副作用。

副作用一：偏置电流产生的额外失调。运放的输入偏置电流流过限流电阻会产生一个附加电压误差，公式是 V_err = I_b × R。如果用的是 BJT 输入级，I_b = 1μA，R = 4.7kΩ，那么 V_err = 4.7mV。这对一个 16 位、满量程 10V 的系统来说是灾难性的，那个系统的 1 个 LSB 才 152μV。解决办法有两条：要么换成 CMOS 或 JFET 输入的运放把 I_b 降到 pA 级，要么做偏置电流补偿——在两个输入端串联相同阻值的电阻，让两个输入端的误差互相抵消。

副作用二：热噪声。电阻的热噪声密度是 e_n = √(4kTR)，其中 k 是玻尔兹曼常数 1.38×10⁻²³，T 是绝对温度。室温 298K 下，1kΩ 电阻的噪声密度约 4nV/√Hz，4.7kΩ 约 8.8nV/√Hz。这个数字要和运放本身的噪声密度放在一起看。如果运放本身噪声密度是 5nV/√Hz，你加了个 4.7kΩ 电阻，系统总噪声变成 √(5² + 8.8²) = 10.1nV/√Hz，直接翻倍。对低噪声应用，这就得重新权衡了。

2.3 输出级和电源端那些被忽略的通路

大家盯着输入端做防护，但运放的损坏未必都从输入端进来。输出端和电源端有另外几条通路。

输出反灌。当运放输出接了一个大电容，或者驱动一个感性负载时，负载上储存的能量会在某些时刻反向灌回输出引脚。有些放电通路会流经输出级的寄生二极管进入电源轨，把电源轨电压抬起来。典型场景是驱动继电器或者电磁阀，关断瞬间线圈产生的高压如果不加续流二极管，会直接打在输出引脚上。

电源反接和反灌。系统里如果有多个电源域，掉电时序不一致，低电压域的电源可能通过某个路径反向拉高另一个域。比如运放的 V- 先掉电，而输入端还有信号，电流就会从输入端经过保护二极管流进 V- 轨，把 V- 轨电位抬到不该有的水平。这类问题在带多路电源的机箱系统里非常普遍。

接地反弹。大电流开关回路的地电流流过共用地阻抗时，会产生地电位差。如果运放的信号地和功率地共用了一段走线，这段走线上的压降就可能超过输入端允许的范围，形成共模过压。

3. 六个高频 EOS 场景，逐个拆给你看

3.1 场景一：信号先于电源到达

这是系统级设计里最经典、也最容易被忽略的问题。你的板子有多个电源域，上电顺序没做控制，外部信号源先上电，板子的运放电源还没建立。此时信号源输出的 5V 或 10V 通过传感器线缆送到运放输入端，而运放的 V+ 还是 0V。

结果就是输入保护二极管正偏导通，电流从输入端灌进 V+ 轨。如果 V+ 轨上挂的电容比较大，这个电流会一直给电容充电，直到电源建立起正常电压；如果 V+ 轨上还有其他芯片，这些芯片就会在额定电压以下用一个畸变的电源轨工作，行为完全不可预测。

实测过一组数据：一个 10V 的信号源接在输入端，运放 V+ 轨挂 10μF 电容，限流电阻 1kΩ 时，V+ 轨被抬到约 9.3V 并稳定在那，比正常 5V 供电高出一大截。在这种情况下，即使芯片没有立刻损坏，长期工作也会累积损伤。

解决办法有几种，按成本从低到高排：

• 输入端串一个足够大的限流电阻，让灌入电流小到电源轨上的负载能吸收掉
• 用电源监视芯片控制信号通路，电源没建立就断开信号
• 选用支持"输入过压保护"的运放，这类器件内部有独立的钳位结构，可以在电源未建立时承受 ±40V 输入
• 在输入端串一个 P 沟道 MOSFET 作开关，电源建立后才导通

3.2 场景二：电源时序错乱与反灌

多电源域系统里，不同电源的上电和掉电顺序往往不受控。假设运放用 ±15V 双电源，正电源先掉，负电源还在，这时候运放的输入端如果还有信号，电流就会从输入端流经保护二极管，再经内部结构流向负电源轨。

更隐蔽的一种情况是正向压差。某些系统的模拟电源是 +5V，而传感器供电是 +24V，两者之间没有任何隔离。如果某天传感器线缆短路到 24V，这个电压就会顺着信号线一路打到运放的输入端。这种情况在线缆被机械损伤或者绝缘老化后非常常见。

我的做法是，在所有跨电源域的信号通路上都加一级隔离或者限流，并且把限流电阻的功耗算够。还是用 24V 冲击、限流电阻 4.7kΩ 的例子：冲击瞬间电阻上的功率是 (24.3)²/4700 = 126mW。持续几毫秒没问题，但如果故障是持续短路，这个电阻必须选 2512 封装甚至更大。很多设计只算了稳态功耗，忽略了故障持续时间，结果电阻先烧断，芯片反而跟着遭殃。

3.3 场景三：热插拔与长线缆感应

热插拔的杀伤力在于，插头接触的瞬间往往不是所有针脚同时接触。如果信号针先接触、电源针后接触，就回到了场景一的问题；如果地针接触不良，所有信号的电平都会相对板子的"浮地"抬高，形成共模过压。

长线缆则是另一回事。两米以上的线缆在电磁环境复杂的现场，等效于一根天线。我用近场探头测过，靠近一台 7.5kW 变频器的信号线，在变频器启停瞬间能感应出峰值 30V 以上、宽度几十微秒的共模脉冲。这个脉冲的能量不大，但足以让输入保护二极管反复导通，日积月累就会造成损伤。

对付这类问题，屏蔽和滤波比钳位更重要。线缆用双绞屏蔽，屏蔽层单端接地（接信号源端），板子入口处加共模扼流圈加 RC 滤波。RC 的时间常数要卡在信号带宽之外，比如信号带宽 10kHz，RC 取 1kΩ + 100nF，截止频率 1.6kHz，对信号的衰减很小，但对微秒级的脉冲有很好的抑制。

3.4 场景四：感性负载与继电器回扫

运放驱动感性负载时，关断瞬间的电压尖峰是必踩的坑。典型的继电器线圈，12V 供电、电感量几十毫亨、电流几十毫安，关断瞬间根据 V = L·di/dt，如果在 1μs 内电流从 50mA 降到 0，感应电压可以达到几千伏。

即使运放本身有输出钳位，那个能量也要找地方泄放。正确的做法是在线圈两端并联续流二极管。普通整流二极管（如 1N4007）的反向恢复时间几百纳秒，用在这里会造成关断延迟；快恢复管（如 1N4148）或者肖特基更好。如果对关断速度有要求，可以用二极管串联齐纳的组合，让关断电压被限制在一个可控的值上，关断更快但线圈承受的电压更高。

还有一种更隐蔽的情况：负载是容性的。比如运放输出接了一个长线缆，线缆的等效电容几百 pF 到几 nF，运放驱动容性负载时容易自激，输出振荡的峰值可能超过电源轨，形成内部应力。

3.5 场景五：输出短路与持续过温

多数运放都有输出短路保护，但保护的实现方式不同。有的是电流限制，输出电流超过阈值就进入恒流模式；有的是热关断，结温超过 150℃ 就停止输出。这两者的差别在故障诊断上非常重要：电流限制型器件在短路时会持续发热但不输出，热关断型器件则会周期性启停，输出呈现脉冲状。

芯片能扛多久取决于封装的热阻 θJA。SOT-23-5 封装的 θJA 约 200℃/W，如果功耗 500mW，结温升高 100℃，再加上 85℃ 的环境温度，直接就超过 150℃ 了。所以小型封装的运放，输出持续短路是绝不能接受的，必须在系统层面加限流。

3.6 场景六：输入超共模范围引起的相位反转

这个不算损坏，但特别容易被误判成损坏。当输入电压超过运放的共模输入范围时，某些输入级结构会翻转，输出端出现一个与输入相反的跳变，钳在电源轨附近。测试时看到这个现象，第一反应往往是"运放坏了"，但其实拿下来一测是好的。

相位反转的机理是：当共模电压超过上限时，输入差分对的一侧被截止，尾电流全部流向另一侧，反馈环路失效，输出跳到反方向。解决办法只有一个——保证输入共模电压始终在数据手册规定的范围内。如果做不到，就选一款共模范围可以到电源轨甚至超轨的运放。

提示：区分相位反转和真实损坏的一个快速方法：把输入信号撤掉，如果输出能回到正常状态，就是相位反转；如果输出始终卡在电源轨上不回来，那才是真坏了。

4. 防护设计落地：从选型到电路

4.1 选型阶段就把防护余量算出来

防护的第一道防线不是电路，是选型。我在做选型时会强制自己回答下面几个问题：

工作环境的最恶劣电压是多少。这个数字不能拍脑袋，得现场测或者按标准推。工业环境按 IEC 61000-4-5 的浪涌等级算，线缆长度和电磁环境都要考虑进去。

信号正常摆幅和异常摆幅的比值是多少。如果正常信号是 0~10V，异常可能到 ±40V，比值 4 倍，那就必须加限流。如果正常信号离电源轨很近，余量本来就小，就得选轨到轨输入且允许超轨的器件。

输入偏置电流和限流电阻的乘积能不能接受。前面算过，I_b × R 直接变成失调误差。做 16 位以上精度时，这个误差必须小于 0.5 个 LSB。

封装热阻和功耗。限流电阻和运放本身的功耗都要算。运放在输入过压时的额外功耗主要是内部保护二极管的导通损耗，典型值 P = 0.7V × I_limit，这个功耗也要加上去。

把这几项写成一张核算表，选型的时候照着填，基本不会出大错。

4.2 输入端的限流与钳位组合拳

一个完整的输入端防护网络通常分三级，从外到内依次是：粗保护、限流、精保护。

第一级——粗保护。在连接器入口处放一个 TVS 或者压敏电阻，把可能的浪涌能量先吸收掉大部分。这一级的选型重点是钳位电压和峰值功率。

TVS 的反向工作电压 VRWM 要大于信号的最大正常工作电压。比如 ±15V 的信号，选 VRWM ≥ 18V 的双向器件。但要注意，TVS 的钳位电压 Vc 是在峰值电流 IPP 下测的，这个值通常远高于 VRWM。一个 24V 档的 TVS，在 10A 峰值电流下 Vc 可能到 45V。也就是说，TVS 只能把几千伏的浪涌降到几十伏，剩下的活还得后面的电路干。

还有一个容易被忽视的参数是结电容。普通 TVS 的结电容几百 pF 到几 nF，直接放在信号线上会把带宽砍掉一大截。信号线要选低电容 ESD 阵列，结电容小于 10pF 的那种。

第二级——限流。串联电阻，阻值按前面算的方法确定。如果是差分信号，两个输入端都要串，而且要保证阻值匹配，否则会破坏共模抑制比。匹配精度按系统的 CMRR 要求反推：如果要求 CMRR 达到 80dB，电阻匹配误差要优于 0.01%。

第三级——精保护。在运放输入端到电源轨之间加肖特基钳位。肖特基的正向压降只有 0.3V 左右，比芯片内部保护二极管的 0.7V 更低，可以让电流优先从外部走，减轻内部二极管的压力。常用的是 BAT54S 这种双二极管共阴/共阳结构，一个封装就能完成两个方向的钳位。

这里有个细节很关键：外部钳位二极管的压降必须低于内部保护二极管的压降，否则电流还是走内部，外部就白加了。同时，外部钳位二极管要能承受限流电阻决定的电流，BAT54 系列的单管额定电流是 200mA，足够用。

BAT54 的反向漏电也要注意。在 30V 反偏、25℃ 时约 2μA，温度每升高 10℃ 漏电大约翻一倍。如果信号源的内阻很高（比如几兆欧的传感器），这个漏电会在输入端产生额外的直流误差。这种情况下，要么换成低漏电的钳位方案（比如用 JFET 输入的运放配超低漏电二极管），要么把传感器信号先做一级缓冲。

4.3 电源与输出端的防护

输入端防护做完，电源和输出也不能空着。

电源端。V+ 和 V- 对地各放一颗 TVS 或者齐纳，把电源轨电压限制在安全范围。电源入口串一个小的共模扼流圈或者磁珠，抑制高频共模干扰。对于可能存在反灌的系统，加一个理想二极管控制器或者 PMOS 反接保护电路。

输出端。运放输出串一个小电阻（10Ω 到 100Ω），把容性负载和运放的相位裕度隔离开，同时限制了输出短路时的电流。如果负载是感性，续流二极管必须加，位置要尽量靠近负载。

反馈回路。反馈电阻上并联一个小电容（几 pF 到几百 pF），做环路补偿。这个电容同时还有一个副作用——抑制射频整流。所谓射频整流，是指强射频场作用在运放输入端的非线性结构（保护二极管的非线性、输入级的非线性）上，被整流出直流分量，表现为输出端出现一个莫名其妙的直流失调。这个现象在手机基站附近、大功率无线电发射设备附近特别常见。输入端加 RC 低通（比如 1kΩ + 100nF）配合反馈电容，是抑制射频整流的标准做法。

4.4 防护器件的选型对比

选型时不要指望单个器件解决问题，要按"粗保护 + 限流 + 精保护"的组合思路来配。

4.5 PCB 布局：防护的最后一公里

做了十年硬件，我最想说的是这句话：防护器件的性能，一半靠选型，一半靠布局。一个选得完美的 TVS，如果走线长了 2cm，寄生电感几个 nH，在快速脉冲下产生的额外压降就可能让钳位失效。

几条硬性规则：

钳位器件必须放在靠近连接器的地方，要在被保护芯片之前。所谓"先钳位、后进芯片"，走线顺序不能反。

钳位器件到被保护引脚的回路面积要最小。也就是说，TVS 的接地端要就近打孔到完整的地平面，不要绕一大圈。

保护器件的地和信号的地要回到同一个参考点。如果 TVS 的地和运放的地之间存在阻抗差，地电流流过时产生压差，钳位就不准了。

限流电阻的封装要按最恶劣功耗选，不能只按正常功耗。前面算过 4.7kΩ 在 24V 冲击下的瞬时功耗 126mW，但如果故障持续时间不确定，就要按持续功耗算，选 2512 或者两个 1206 串联分摊。

输入走线尽量短、尽量直，避免和保护器件的地线并行长距离走在一起，否则会形成耦合。

5. 实测验证：把防护电路搭起来打一遍

5.1 测试平台搭建

防护电路画完不等于完事，必须实测。我常用的平台是这样的：

• 信号源：能输出 ±40V 脉冲的可编程电源，配合 MOSFET 开关模拟热插拔
• 示波器：4 通道，带宽 ≥ 200MHz，配高压差分探头和电流探头
• 浪涌发生器：按 IEC 61000-4-5 标准，能输出 1.2/50μs 电压波
• 脉冲群发生器：按 IEC 61000-4-4，EFT 测试
• 温度箱：验证高温下的漏电变化

关键是要能测到输入端的电流波形，不能只看电压。很多损伤是电流造成的，电压波形看起来正常，电流可能已经超了。

5.2 测试项目与判据

我一般会跑下面几项：

反复热插拔测试。用继电器或者 MOSFET 反复通断电源和信号线，次数 500 到 1000 次。每 100 次测一次运放的输入偏置电流和失调电压，看有没有漂移。这个测试专门抓那些"不会一次搞死，但会累积损伤"的问题。

输入超压测试。施加比额定高 3 倍的电压，持续 10ms，间隔 1s，做 100 次。判据是测试后失调电压漂移小于 10μV，偏置电流变化小于 50%。

电源时序测试。用可编程电源控制上电顺序，信号先于电源建立、电源先于信号建立、以及各种掉电顺序，全部组合跑一遍。

浪涌和 EFT。按标准等级跑，1kV、2kV、4kV 逐级往上加，每级之间检查功能。

输出短路测试。输出对地短路 10s，撤掉后检查恢复情况，看结温有没有超标。

5.3 实测记录与几个坑

有一次我做的输入防护，限流电阻 4.7kΩ、肖特基钳位、TVS 都到位了，热插拔 200 次也没事。但浪涌测试打到 2kV 时，芯片挂了。反复查了两天，最后发现是 TVS 的响应时间问题——那个 TVS 是普通型号，响应时间 1ns 级，看起来不慢，但浪涌前沿的上升时间只有几百皮秒，TVS 还没反应过来，尖峰已经通过寄生电容耦合到运放引脚上了。

解决办法是在 TVS 前面再加一级 RC 滤波，用 100Ω 加 100pF，把前沿削缓一点，给 TVS 争取响应时间。这个技巧在数据手册里不会写，但实际测试非常有效。

还有一次是 EFT 测试过不去。EFT 是共模脉冲，通过容性耦合注入。加了共模扼流圈之后还是有问题，最后发现是板子上有一根信号线从连接器出来之后绕了一大圈才到运放，这根线就像天线一样把共模干扰耦合进来了。把走线拉直、缩短之后，问题消失。

另一个常见坑是温度。常温下测都好的，一进高温箱 85℃，输入偏置电流涨了 20 倍，肖特基的漏电涨了 30 倍，输入端多了几十毫伏的误差。这个只能靠选型解决，选低漏电的钳位器件，或者换成 CMOS 输入的运放。

6. 常见问题速查与独家避坑经验

6.1 故障现象与排查速查表

6.2 几条手册上不会写的经验

第一条：防护器件的漏电会毁掉你的精度，选型时要看全温度范围的漏电曲线。我见过太多设计，常温下测得好好的，一到 70℃ 就超差。二极管的反向漏电每升高 10℃ 大约翻倍，从 25℃ 到 85℃ 是 6 个 10℃，也就说漏电可以涨 64 倍。选型时一定要看数据手册里的漏电-温度曲线，而不是只看 25℃ 那个数字。

第二条：限流电阻不是越大越好。加得越大，偏置电流产生的失调越大，热噪声越大，和输入电容形成的极点频率越低，可能影响环路稳定性。我的经验区间是 1kΩ 到 10kΩ，具体值按最恶劣输入电压和允许失调误差两头夹出来。

第三条：钳位器件的钳位电压必须低于芯片内部保护二极管的导通电压。如果外部钳位比内部还高，电流就走内部，外部白加。测量方法很简单：把输入端缓慢加电压，同时测输入电流，看电流从哪个电压开始上升，那个点就是实际起效的钳位电压。

第四条：不要用运放做跨电源域的电平转换。有些设计图省事，用电阻分压把 24V 信号降到 3V 送进运放，分压电阻一旦有一端虚焊或者开路，24V 直接打在运放上。正确做法是用隔离放大器或者光耦，实在要用电阻分压，也要在分压之后再加一级钳位。

第五条：测试时要测电流，不要只测电压。电压波形看起来正常，不代表电流没问题。特别是钳位电路工作时，电压被钳在某个值上，但流过的电流可能在悄悄超限。用电流探头卡在限流电阻之前测，是最直接的方法。

第六条：预留调试位置。第一次打样时，在限流电阻的位置上留两个焊盘，先用 0Ω 短接，测试时发现问题再换成实际阻值。防护电路往往需要根据实测调整，一次做死就没法调了。

第七条：失效分析一定要切芯片。板子上测出来的现象只能定位到引脚，具体是输入级烧了还是输出级烧了，必须开盖看。输入级烧毁通常是键合线附近有熔融痕迹，输出级烧毁则集中在输出晶体管区域。定位准确了，才能知道防护到底该加强哪一段。

我个人在实际操作中的体会是，运放防护这件事没有一招鲜的解法。你得把芯片内部的薄弱环节、现场的实际应力、系统的电源架构三者放在一起看，才能设计出既不浪费成本、又真正扛得住的环境适应方案。每次项目做完，我都会把失效的板子留下来，编上号放在柜子里，过一两年回头再看，那些重复出现的问题就是我下一轮设计的检查项。这个习惯比任何设计规范都好用。