企业官网建设流程全解析

做高速采集这条线的工程师，早晚会碰到这样一个场景：辛辛苦苦把单端信号调理好，结果到了ADC跟前，发现输入是差分对——ADS127、ADS42xx这些高速高分辨率ADC，前级几乎清一色推荐全差分放大器。于是问题来了：是直接用一个单端运放硬接，还是上变压器/巴伦，或者干脆上一颗FDA？TI高精度实验室的运放专题里，全差分放大器（FDA）是重点之一，把原理、噪声、稳定性、ADC接口讲了整整一个系列。我最初看的时候觉得“不就是个运放嘛”，后来在自己的板子上连续踩了几个坑，回头再看这套课程，才发现好多细节其实都藏在里面。这篇文章把我的学习和调试经验结合起来，从设计到优化完整过一遍。

1. 全差分放大器到底“差”在哪：先说清楚工作原理

1.1 从引脚和基本接法看FDA

FDA的电路符号乍一看和普通运放很像，都有同相输入、反相输入、正负电源，但输出多了一根，变成Vout+和Vout-两个互补输出端。额外还有一个标记为Vocm（或VOCM）的引脚，这就是它和普通运放最大的区别所在。

普通运放输出是单端的，输出共模电压由外部电路决定，比如用电阻分压把同相端电压设定在2.5V，输出直流工作点就跟着走。FDA则不然，它的输出有两个端子，理想的差分输出是Vout+和Vout-以Vocm为中点对称摆动。比如Vocm设定在2.5V，差分输出摆幅为4Vpp时，Vout+在0.5V到4.5V之间摆动，Vout-则对应从4.5V到0.5V，两个端子的平均值始终是2.5V。

麻烦就出在这个平均值上。普通运放输出共模错了，可以靠外部反馈网络调；FDA要保证两个输出精确互补，Vout+上升多少，Vout-就得下降多少，这在开环状态下靠人工调是调不出来的。FDA内部专门做了一个共模反馈环路（Common-Mode Feedback，CMFB），实时检测两个输出电压的平均值，和Vocm引脚上的设定值比较，再用环路去修正输出级，把共模电压牢牢锁定在Vocm。这才叫“全差分放大器”。

1.2 共模反馈环路：多出来的“隐形”稳定环

共模反馈环路的本质，是让输出共模对Vocm形成负反馈。这个环路和信号通道的差模环路是并存的，但它锁的是共模量，不是差模量。理解这一点，后面分析稳定性、排查现象时思路会清晰很多。

很多人刚接触FDA时会想：我直接用两个单端运放搭一个差分输出不就行了？一个做同相放大，另一个做反相放大，输出幅度做成一模一样，效果不是一样吗？实际做起来会发现很难。两个独立运放的环路延时、失调电压、增益误差不可能完全一致，输出互补的精度有限；更重要的是，两个输出端的平均值没有闭环控制，一旦温度漂移或电源变化，共模就会飘，把ADC的动态范围白白吃掉。FDA的CMFB把这个问题闭环解决了。

那为什么不用变压器？变压器天然是差分器件，带宽高、插入损耗小，至今仍然是高频信号链路里的主力。但变压器不能传直流，低频响应有限，体积也不小。FDA可以DC耦合，低频到直流都能通过，适合力传感器、热电偶这类需要保留直流分量的场景。三种方案怎么选，实际项目里主要看信号带宽、是否要DC耦合、体积成本预算。

搞明白了FDA“多了一个共模环”这件事，接下来所有设计细节都围绕一个核心命题展开：怎么让这个环稳定、准确、不添乱。

2. 外部电阻设计：增益是基础，平衡才是关键

2.1 增益计算与RF/RG选择

FDA的外部反馈网络和普通运放长得差不多，每个输入端都有一只RG到输入，一只RF从对应的反相/同相输出反馈回来。理想情况下，差分增益由RF/RG决定：

Vout+ - Vout- = (RF/RG) × (Vin+ - Vin-)

比如设计目标增益是2，取RG=1kΩ、RF=2kΩ，就能得到2倍差分放大。这个计算本身不复杂，真正费时间的是RF的取值。RF选大了，热噪声大，反馈网络本身就给信噪比挖坑；RF选小了，反馈路径需要更大的驱动电流，功耗上升，而且前级信号源可能推不动。工程上常见取1k到5k之间，低功耗、低噪声场景适当调整。

我自己的习惯是先定RG，再反推RF。RG除了决定增益，还会影响输入阻抗。全差分输入时，从信号源看进去的差分输入阻抗约等于2RG；单端转差分配置下，信号源只驱动一侧的RG，看到的阻抗更接近RG。如果前级是运放输出，阻抗问题不大；如果是传感器、滤波器或长线缆直连，就要认真算一下RG对视在负载的影响。

2.2 两路阻抗对称：比电阻精度更重要的事

电路里最阴险的问题往往不是增益算错，而是“看着都对了，实际不对”。FDA的差模增益取决于RF/RG的比值，但共模抑制、谐波失真、偏置误差却严重依赖两路电阻的对称性。

假设源阻抗不平衡，正输入端挂了一个100Ω内阻的传感器，负输入端却是理想电压源，那两路RG所看到的源阻抗就不一样。FDA的输入端有偏置电流，这个电流在不对称的源阻抗上会产生不等压降，等效成输入端的差模失调电压。失调倒还其次，更麻烦的是，外部源阻抗不平衡时，输入端的共模扰动会通过不对称的反馈网络转换成差模分量，导致CMRR大幅下降。芯片本身的CMRR可能标了80dB，外部电阻一失配，系统CMRR一下子掉到40dB级别。

所以外圈电阻我建议用0.1%精度起步，差分匹配要求高的场景（比如驱动16位以上ADC）直接选高精度薄膜电阻网络，或者干脆用集成的匹配电阻排。RF和RG的比值相同还不够，两路RG必须分别相等，两路RF也必须分别相等，差一点都不行。这是FDA设计和普通运放设计最大的差异之一：普通运放调试时有时不在乎两个反馈电阻是否严格对称，但在FDA这里，对称性就是命根子。

2.3 单端转差分时的接法陷阱

做数据采集时，大量场景需要把单端信号转成差分信号再进ADC。标准接法是把信号源通过RG接到FDA的同相输入端，反相输入端的RG接地，反馈电阻照常接。有人想当然以为，既然增益是RF/RG，那信号在正输入端，应该走同相放大路径，于是把反相输入端的RG留空，结果输出共模和增益全乱。

这里还是要回到虚短虚断的概念。FDA的负反馈建立后，同相输入端和反相输入端的电位都被共模反馈环拉在一起，并大致跟随Vocm。信号源通过同相端RG产生的电流，正好和反相端RG的接地电流相平衡，输出端才能产生对应的差分电压。反相端的RG不是“没用的地”，它是整个反馈环路平衡的一部分。在布局时，两个RG必须都放，缺一个反馈环路都建立不起来。

单端转差分还有一个容易忽略的细节：信号源内阻RS会串入RG路径，导致实际增益变成RF/(RG+RS)。所以严谨的做法是，不仅要把RS计入增益计算，还要在同相输入端的RG旁边串一只和RS等值的电阻，让两路源阻抗对称。我见过不止一版原理图，信号源内阻标了50Ω，RG用了1kΩ，结果增益偏了5%，推给芯片不准，其实芯片很冤。

3. Vocm引脚：FDA的“第三个输入”，也是最容易翻车的地方

3.1 Vocm的作用，以及为什么不能悬空

Vocm引脚是FDA的共模参考输入，输出共模电压就是它的电平。很多初学者把这根引脚当成参考电压输入，随手接个电容就完事，或者干脆悬空，结果输出共模完全不在预期范围。

FDA的Vocm引脚不是真正的高阻输入，内部有偏置电流，需要低阻抗源驱动。悬空时，这个偏置电流会在外部寄生电容上积累电荷，输出共模漂移是必然的。典型的做法是用ADC的基准电压（Vref）直接驱动，或者用运放缓冲后接入。如果系统里没有低阻抗基准，也要用阻值较小的电阻分压器（比如1kΩ级别），再用运放跟随一下。

驱动ADC时，我习惯把Vocm接到ADC的Vref引脚或基准缓冲器输出。一个理由是FDA的输出共模和ADC输入共模一致，省去后级调整；另一个理由是FDA和ADC共享同一基准，基准噪声会被共模环路部分抑制，不会额外恶化ADC的动态范围。这里要查ADC基准引脚允许吸收/灌入的电流，FDA的Vocm输入电流虽然不大，但如果多个FDA共用一个基准，累计电流可能超规格。

3.2 Vocm噪声与滤波

有人以为Vocm是直流电平，挂个大电容滤干净就完事。实际上Vocm引脚上的噪声会直接调制输出共模，在单端转差分系统中可能变成差模误差。

更隐蔽的问题出在采样电路。ADC的采样开关在采样保持过程中会抽取电荷，这些电荷脉冲通过FDA的输出阻抗和ADC输入端的外围RC，会在差分输入上产生毛刺。如果FDA输出共模的环路带宽不够，这些毛刺未能被及时修正，最终会表现为采样点的电压误差。驱动高速ADC时，我不建议在Vocm引脚上挂非常大的电容，否则共模环路响应变慢；反而应该在FDA输出和ADC输入之间加入合理的RC滤波，兼顾带外噪声抑制和电荷建立时间。

3.3 用分压电阻生成Vocm时，必须算噪声和电流

系统里如果没有干净的基准，很多人会用两个电阻从电源分压生成Vocm。这个方法能用，但有两个坑。

第一，分压电阻的网络阻抗会进入共模环路。电阻值越大，Vocm引脚上的电压越脆弱，容易受到内部偏置电流和外部耦合噪声影响；电阻值越小，分压器自身功耗上升，热噪声增加。折中下来，10kΩ级别的分压器加运放缓冲是通用做法。

第二，分压器的电源抑制能力有限。电源上哪怕有一点纹波，分压器会把纹波按比例耦合到Vocm上，进而出现在输出共模上。所以分压器之后至少要有RC滤波，时间常数要和后级电路响应匹配。我的习惯是：如果在乎低频噪声，分压电阻后跟一个低通滤波，截止频率设在几百赫兹，再加缓冲器；如果基准来自ADC内部LDO，就直接用缓冲器转一下，不要再用电阻硬分。

3.4 输出摆幅：共模选得不对，失真先到

FDA有两个输出端，每个输出端的摆幅都不能超过数据手册给出的输出动态范围。比如单电源5V供电，Vocm设为2.5V，若希望差分输出4Vpp，每个输出端要摆动2V，从0.5V到4.5V，还在轨内；如果Vocm设在1V，输出摆幅就很容易触发输出级饱和，产生失真。

ADC数据手册一般会给出推荐的输入共模电压范围，优先参考它。FDA的Vocm不是随便设的，它要和ADC的输入共模范围、电源轨、期望差分摆幅同时兼容。设计的时候我是先圈定共模电压可行区间，再设计增益和供电，而不是等PCB回来了才发现共模不对，狠狠返工一次。

4. 噪声、带宽与稳定性：别让ADC动态范围打折

4.1 一个低噪声FDA的输出噪声计算示例

噪声是信号链设计最容易被低估的项目。以一颗输入电压噪声密度约1.1nV/√Hz的低噪声FDA为例，配合RF=2kΩ、RG=1kΩ的增益2配置，来看输出总噪声怎么算。

电阻本身的热噪声不可忽略。RG=1kΩ在室温下热噪声密度约4.07nV/√Hz，折算到输出端要乘以噪声增益2，得到8.14nV/√Hz；两颗RG并联式中其实各走各的反馈路径，在差分输出端按非相关噪声平方和，总贡献约11.5nV/√Hz。RF=2kΩ的热噪声密度约5.75nV/√Hz，每个RF在对应的输出端贡献一份，差分测量时二者也不相关，合成后约8.1nV/√Hz。运放自身的输入电压噪声1.1nV/√Hz乘噪声增益2，贡献2.2nV/√Hz；输入电流噪声流过RF产生的电压噪声，在这个阻值量级下较小，可以暂时忽略。

把这些分量平方和开根，总输出噪声密度大约14到15nV/√Hz。如果后级限带10MHz，积分噪声大概在40多μVrms。6.6倍峰值系数下，无杂散信号的峰值噪声接近300μV，和满量程4Vpp比较，动态范围极限大约在80dB出头。这个算例说明，即使运放本身是低噪声，外部电阻噪声也会吃掉一部分性能。想提高动态范围，就可以适当降低RF值、缩小带宽、或选更低噪声的FDA。

4.2 带宽与GBW：不是只看增益带宽积

FDA的闭环带宽同样受增益带宽积（GBW）限制，设计公式和普通运放一致：闭环带宽约等于GBW除以噪声增益（1+RF/RG）。但这个估算有几个前提：没有外加补偿电容、负载电容较小、相位裕量充足。

FDA内部的共模反馈环路是额外一级，它的带宽往往比差模环路窄。设计时需要留意数据手册中的共模环路增益曲线，而不是只看差模开环增益。如果输出端挂了大的负载电容，或后级ADC输入电容不小，共模反馈更容易先不稳定。我调过一块板子，差模信号看着没问题，但Vout+和Vout-之间的共模成分在几十MHz处出现共振峰，就是共模环路余量不足的表现。

减小RF/RG比例可以提升闭环带宽，代价是功耗上升。数据手册通常也给了不同增益下的推荐RF值，照着推荐值起步总没错。想要更高的带宽，可以考虑单位增益或低增益配置，但FDA不是所有增益配置下稳定性都一样，务必查相位裕量。

4.3 反馈电容CF：补偿和限带的双刃剑

很多FDA参考电路里会在RF旁边并联一个反馈电容CF，用来限制带宽或进行相位补偿。CF和RF构成极点，同时在高频处降低反馈环路增益，对稳定性有帮助。

但在FDA里，CF的处理比单端运放更讲究。首先，两路CF必须严格相等，否则高频反馈路径不对称，共模信号会转换成差模信号，直接恶化高频CMRR和失真。其次，CF的选择要参考数据手册推荐的阻容组合。CF过大时，反馈网络的极点太靠前，会让信号带宽下降；CF过小时，补偿作用不足，高频可能振荡。

我自己调试时会先仿真：在TINA-TI或PSpice for TI里搭好电路，扫描CF从0到推荐值，观察闭环频率响应和相位裕量，确定区间后再上板实测。把CF当“最后调参旋钮”而不是“第一步就乱加”的零件，这是最容易踩的坑。

5. 从TI高精度实验室学到的实战流程：仿真和测试结合起来

5.1 怎么利用TI高精度实验室的资源

TI高精度实验室是一套免费的在线课程，运放专题里有专门的FDA章节，从原理、噪声、稳定性到ADC接口都有视频和配套文档。我的学习方法是：先扫一遍原理部分，别急着做题；真正动手画原理图后，把EZ（Exercise）题目做一遍，很多题目看似简单，实际会逼你翻数据手册，比如查找共模输入范围、输出电压摆幅、CMFB环路增益这些参数。

这套课程的缺点是比较系统化，初学者容易看着看着就走神。我的建议是带着问题学：你手头现在要驱动哪颗ADC？你选型了哪颗FDA？把课程里的公式和数据手册里的具体数字结合起来算。比如参考设计给出的RF、RG和CF，对照课程中噪声分析那一章的公式，能算出每颗电阻贡献多少噪声，这对后续调试非常有用。

5.2 仿真设置的三板斧

在进实验室之前，仿真至少能过滤掉八成低级错误。我用的是TINA-TI和PSpice for TI，都能直接从TI官网下载模型。我的仿真流程固定为三步。

第一步，直流工作点仿真。把Vocm设定值灌进简化模型，检查Vout+和Vout-的直流平均值是否等于Vocm。这个验证的是外部电阻偏置和共模反馈环路有没有建立。如果直流都不对，后面全是白测。

第二步，交流小信号扫描。输入端加共模小信号，看输出差分端的共模抑制能力；再分别在差分输入端加信号，看增益和带宽。把扫描结果和数据手册对照，确认外围参数没有把带宽削掉太多。

第三步，噪声仿真。把电路中所有电阻的热噪声都打开，看输出噪声密度和积分噪声。仿真噪声值和手算吻合以后，对系统动态范围上限心里就有底了。

这步做完才考虑时域瞬态仿真，观察输入阶跃时输出的过冲、振铃，尤其是两个输出端的共模波动。

5.3 实测中最常见的几个现象和排查思路

实测时我遇到过的问题不少，列几个典型的，供大家参考。

这里特别强调一点：不要一上来就怀疑芯片。FDA系统里，芯片之外的对称性问题（电阻、电容、走线、源阻抗）导致共模转差模的概率，远大于芯片本身出问题的概率。调试顺序我永远是：先直流共模，再交流幅度/带宽，最后看频谱；每个阶段确认通过了再进下一阶段。

5.4 板级布局：对称不仅为了好看

布局对FDA是直接的功能性需求。两个输出端到ADC输入端的走线要保持等长、等距，尽量减少空间耦合差异；反馈电阻RF和RG要靠近运放引脚，且两路的寄生电容尽量一致。如果一侧反馈走线特别长，另一侧特别短，高频时两路相位延迟天然不等，相当于给差分信号附加了共模分量，FFT上谐波会明显抬高。

电源去耦同样重要。我习惯在每个电源引脚旁边放至少一个100nF和一个1μF电容，共模反馈环路对电源噪声很敏感，电源去耦不良会直接看到输出共模上的毛刺。差分走线的地平面不要被分割，跨沟槽会同时改变差分阻抗和共模回流路径，带来额外寄生参数。

6. 聊聊我在实际项目里的几个固定习惯

做FDA相关项目多了以后，我留了几个固定习惯，每次画板前都会过一遍。

第一，原理图阶段就会把Vocm引脚的处理画完整，绝不悬空。不管是接基准还是接运放缓冲，都明确标注预期电压值。第二，RF/RG电阻统一选0.1%精度，同一批次料，布局时把反馈电阻的丝印挨在一起，减小温度梯度带来的失配。第三，每次测试前先测两个输出端的直流平均值，确认它和Vocm设置的偏差在几个毫伏之内，再谈动态指标。这个习惯帮我筛掉了不少“看似是噪声问题、其实是共模基准没弄对”的假故障。

最后一个做差分信号测量的习惯：用示波器观测时，不要只探头对地测Vout+或Vout-其中一路，而是用两个探头分别接Vout+和Vout-，用数学通道做A-B，得到真正的差分波形。只测单端波形，很容易被共模波动迷惑，得出“噪声好大”的错误结论。差分信号的价值，恰恰在于它能把共模干扰抑制掉，如果用示波器单端观察，等于主动放弃了这个优势。