企业官网建设流程全解析

1. 42岁硬件工程师被裁后重新上岗，我决定把每天踩的坑都记下来

2026年正月十五刚过，我拿到了上一家公司的最后一个月工资和一张解除劳动合同证明。42岁，做硬件设计整整十六年，从最早用Protel 99SE画两层板，到后来用Cadence Allegro做十几层的高速背板，再到这两年因为公司降本开始频繁用嘉立创EDA打样，我自认为手艺没丢，但现实就是现实——整个部门被端掉，理由写的是“业务调整”。

在家躺了三天，我把简历挂出去，猎头电话接了几个，一听年龄就没了下文。后来还是一家做车载电子模组的中小厂给了offer，岗位是硬件工程师，主要负责车规级产品的原理图设计和PCB Layout评审，用的工具是嘉立创EDA专业版加Altium Designer双轨并行，偶尔还要对接结构工程师处理CAD导出的板框和限高图。工资比上一份降了百分之二十，但我接了。原因很简单：房贷不等人，孩子下半年上初中，先稳住现金流再说。

这个工作日志系列，我打算记录自己重新上班之后每天遇到的技术问题、踩过的坑、以及那些年轻同事觉得“理所当然”但我必须重新适应的新工具和新流程。关键词就围绕硬件、EDA、嘉立创、PCB、Layout这几个方向展开。如果你也是三十五六岁往上、在硬件行业里挣扎的老兵，或者刚入行两三年、想看看真实项目里到底会遇到什么烂事的新人，这个系列应该都能给你一些参考。我不讲大道理，只讲我当天实际干了什么、哪里卡住了、最后怎么解决的。

2. 第一天上班就给我整懵了：嘉立创EDA专业版和AD的工程互转

2.1 为什么公司非要同时用两套EDA工具

入职第一天，部门主管丢给我一个压缩包，里面是三个正在进行的项目文件。我打开一看，两个是嘉立创EDA专业版的工程，一个是Altium Designer的工程。主管说，公司前年为了省License费用，把大部分新项目都迁到了嘉立创EDA上，但老客户的一些车规级项目还在用AD维护，因为原始设计文件太老，转过来怕丢东西。

我一开始觉得这没什么，工具而已，原理图逻辑都是一样的。但真正上手才发现，嘉立创EDA专业版和AD之间的工程互转，远没有想象中那么平滑。最典型的问题是网络标签的命名规则冲突。AD里习惯用“VCC_3V3”、“GND_D”这种带下划线的命名，而嘉立创EDA专业版对特殊字符的容忍度不一样，导入之后有些网络名会被自动截断或者替换成下划线加数字后缀，导致原理图上的连接关系看起来是对的，但生成网表的时候报错。

我第一天的前两个小时就耗在这个问题上。后来查了嘉立创EDA的官方文档，又问了旁边工位的小年轻，才知道正确的做法是：在AD里导出原理图之前，先把所有网络标签里的特殊字符批量替换成纯字母数字组合，比如“VCC_3V3”改成“VCC3V3”，“GND_D”改成“GNDD”。虽然看起来丑，但能保证导入嘉立创EDA之后网络名不丢。

注意：如果你也遇到类似情况，千万别直接在嘉立创EDA里手动改网络名，因为改完一个，与之相连的导线可能不会自动更新，最后生成PCB的时候会报“网络未连接”的错误。正确的顺序是：AD里改好、导出、再导入。

2.2 封装库的迁移才是真正的深水区

原理图转过来只是第一步，封装库的迁移才是要命的地方。AD的集成库文件（.IntLib）不能直接导入嘉立创EDA，需要先拆成原理图符号库（.SchLib）和PCB封装库（.PcbLib），然后分别导入。但问题在于，AD里的很多封装是用IPC向导生成的，带有很多参数化的特征，比如引脚长度、焊盘形状、阻焊层扩展等，导入嘉立创EDA之后这些参数会丢失一部分，导致焊盘尺寸和实际器件对不上。

我那天下午花了三个小时，把项目里用到的所有封装一个个核对了一遍。方法很笨但有效：在嘉立创EDA里打开封装管理器，对照AD里的原始封装，用卡尺量实物器件，重点检查焊盘中心间距和焊盘外径。特别是0402和0603的阻容封装，嘉立创EDA自带的库和AD里IPC生成的库，焊盘尺寸能差0.05毫米，对于密间距的板子来说，这点差距就可能导致虚焊。

后来我总结了一个快速核对的方法：在嘉立创EDA里把封装放到2D视图下，用测量工具量两个焊盘的中心距，然后和器件规格书上的Pitch值对比。如果误差在0.02毫米以内，基本可以放心用；如果超过0.05毫米，就必须手动修改焊盘位置。

2.3 一个让我差点背锅的“隐藏引脚”问题

第一天快下班的时候，我检查一个电源板的原理图，发现有一颗LDO芯片在嘉立创EDA里显示有5个引脚，但规格书上明明是6个引脚——第6个是散热焊盘，通常接地。我在AD里看原始设计，那个散热焊盘是单独用一个引脚编号“EP”表示的，并且连接到了GND网络。但导入嘉立创EDA之后，这个“EP”引脚被自动映射成了第6脚，而且默认没有连接到任何网络。

如果我没发现这个问题，板子打样回来之后，LDO的散热焊盘就是悬空的，轻则芯片过热保护，重则直接烧掉。我赶紧手动把第6脚连到GND，然后在原理图里加了一个备注：“散热焊盘必须接地，否则影响散热和电气性能。”

实操心得：每次从AD转嘉立创EDA之后，一定要用“设计规则检查”（DRC）跑一遍，重点看“未连接引脚”和“单端网络”这两项。嘉立创EDA的DRC默认不会检查隐藏引脚，需要手动在规则设置里把“检查隐藏引脚”勾上。

3. 车规级项目的EDA Flow到底和消费级有什么不同

3.1 从原理图到PCB，多出来的那些“强制步骤”

我之前做消费类电子，原理图画完、DRC跑通、网表导入PCB，基本就可以开始布局了。但这家公司的车规级项目，流程完全不一样。主管给我发了一份内部《车规级EDA设计Flow》，我数了一下，从原理图到投板，一共要经过七道检查，比消费级多了四道。

第一道是原理图评审，不是自己看，是要拉上部门里另外两个资深工程师一起过。评审的重点不是电路功能，而是降额设计。比如一个电容的额定电压是50V，实际工作电压不能超过25V；一个电阻的额定功率是0.1W，实际功耗不能超过0.05W。这些降额系数在消费级产品里通常靠经验，但车规级必须白纸黑字写在评审记录里。

第二道是DFM检查，也就是可制造性设计检查。这一步要用到嘉立创的DFM工具，把PCB文件上传上去，它会自动检查线宽线距、焊盘间距、阻焊桥宽度等参数是否符合嘉立创的工艺能力。车规板的线宽通常要求最小6mil，线距最小6mil，过孔内径最小0.3mm，外径最小0.6mm。如果低于这个值，嘉立创会直接拒单，或者要求你签“特殊工艺确认书”，加钱不说，良率还没保证。

第三道是信号完整性仿真，这个后面单独讲。第四道是热仿真，主要看大功率器件周围的温升。第五道是EMC预测试，在板子打样之前先用仿真软件跑一遍辐射和传导。第六道是拼版审核，车规板通常要求阴阳拼版或者旋转拼版，以提高板材利用率。第七道才是最终投板确认。

3.2 嘉立创的DFM工具到底怎么用才不踩坑

嘉立创的DFM工具我用下来感觉是：好用，但不能全信。它的自动检查能发现大部分常规问题，比如线宽不够、焊盘太小、孔环太窄，但有些问题它不会报，需要你自己判断。

举个例子，我那天检查一个四层板，嘉立创的DFM报告显示“所有参数合格”，但我自己用嘉立创EDA的“测量”工具量了一下，发现内层电源平面的隔离带宽度只有8mil。嘉立创的工艺能力是内层隔离带最小6mil，所以8mil是合格的。但问题是，这个电源平面走的是12V，电流大概2A，8mil的隔离带在长期高温高湿环境下，有电化学迁移的风险。车规产品要求工作温度范围是-40℃到125℃，这种风险必须避免。

后来我把隔离带加宽到了15mil，重新跑DFM，虽然还是合格，但心里踏实多了。所以我的经验是：DFM报告只作为参考，关键参数要自己根据产品的工作环境重新评估。

3.3 车规级EDA Flow里最容易被忽视的“拼版规则”

拼版这件事，消费级产品通常是怎么省板材怎么来，但车规级产品有额外的要求。首先是板边间距，消费级可能留2mm就够了，车规级要求至少3mm，因为车规板的V-CUT或者邮票孔在分板时容易产生应力，间距太小会导致板边裂纹延伸到线路区。

其次是Mark点的放置。消费级产品有时候为了省空间，Mark点放在板边或者工艺边上，但车规级要求每块小板都必须有独立的Mark点，而且Mark点周围不能有绿油，必须是裸铜或者镀锡。我那天就因为一个Mark点被绿油覆盖了，被主管打回来重做。

还有一个坑是拼版方向。车规板如果用到沉金工艺，拼版时要注意金手指的方向，避免在电镀时因为电流分布不均导致金层厚度不一致。这个细节嘉立创的DFM工具不会提醒，但如果你做的是带金手指的车规板，一定要在拼版图上标注清楚。

4. 用嘉立创EDA画PCB时，那些让我血压升高的瞬间

4.1 星型接地在嘉立创EDA里到底怎么画才规范

星型接地这个词，做硬件的都听过，但真正在嘉立创EDA里画出来，又是另一回事。我那天要画一个ADC采集板的接地，模拟地和数字地要分开，最后在ADC芯片下方单点连接。在AD里，我习惯用Net Tie元件来实现，但嘉立创EDA专业版对Net Tie的支持不太一样。

嘉立创EDA里实现星型接地的正确方法是：在原理图阶段，把模拟地和数字地分别用不同的网络标签命名，比如“AGND”和“DGND”，然后在ADC芯片下方放一个0欧姆电阻或者磁珠，把两个网络连起来。注意，这个0欧姆电阻的封装要选两个焊盘间距最小的，比如0402或者0201，这样在PCB上两个网络的实际连接点就非常靠近芯片的接地引脚，符合星型接地的原则。

注意：千万不要在PCB里直接用铜皮把AGND和DGND连起来，那样就变成单点接地了，高频噪声会通过地平面耦合到模拟部分。我见过一个年轻同事这么干，结果ADC的采样值跳动超过10个LSB，查了两天才发现是接地问题。

4.2 布线时电流镜匹配的Layout技巧

电流镜电路在模拟IC和精密模拟板里很常见，但要在PCB上做好匹配，需要一些特殊的Layout技巧。我那天画的是一个双路电流镜，要求两路输出电流的偏差小于1%。在嘉立创EDA里，我用了以下几个手段：

第一，对称布局。两个电流镜的MOS管或者三极管要关于中心线对称放置，走线长度尽量一致。嘉立创EDA有一个“对齐”工具，可以快速把两个器件对齐到同一条水平或垂直线上。

第二，等长走线。从参考电流源到两个镜像管的走线长度要相等，误差控制在5mil以内。嘉立创EDA专业版有“等长走线”功能，但用起来不如AD的Interactive Length Tuning那么顺手。我的做法是手动调整走线，然后用“测量”工具量长度，反复几次直到满足要求。

第三，地线包围。在电流镜周围加一圈地线，并且这圈地线要单独连接到模拟地，不能和数字地混在一起。嘉立创EDA里可以用“铺铜”功能，但要注意铺铜的网格间距和与走线的间距。我一般设置网格间距为10mil，与走线间距为8mil。

第四，热对称。如果电流镜的管子功耗比较大，还要考虑热对称，也就是两个管子周围的铜皮面积要一致，避免因为温度梯度导致电流失配。这个在嘉立创EDA里可以通过复制铜皮区域来实现。

4.3 嘉立创EDA的“实时DRC”到底该不该开

嘉立创EDA专业版有一个“实时DRC”功能，就是你在布线的时候，它会实时检查线宽、线距、过孔等参数是否符合规则。我一开始觉得这个功能很好，省得画完再跑DRC。但用了半天之后，我把它关了。

原因很简单：实时DRC太耗资源。我画的是一块六层板，器件大概800个，网络2000多条。开着实时DRC的时候，每走一根线，软件都要重新计算整个板子的规则，导致鼠标延迟明显，有时候拖一个器件要等两三秒才响应。后来我改成阶段性DRC：布局完成跑一次，布线完成跑一次，铺铜完成跑一次，最后投板前再跑一次。这样既不影响效率，又能保证质量。

实操心得：如果你的电脑配置一般，建议把实时DRC关掉，改成手动触发。另外，嘉立创EDA的DRC规则可以导出成文件，下次画新板子的时候直接导入，不用重新设置。

5. 那些让我半夜爬起来改板子的常见问题

5.1 嘉立创EDA里器件选不中、删不掉怎么办

这个问题我遇到不止一次。在嘉立创EDA专业版里，有时候你点击一个器件，它不选中，或者选中了但按Delete删不掉。原因通常是图层锁定或者器件被组合了。

先说图层锁定。嘉立创EDA的图层管理器里，每个图层后面有一个小锁图标，如果不小心点到了，那个图层上的所有东西都不能选中。解决办法是打开图层面板，检查所有图层的锁定状态，把不需要锁定的图层解锁。

再说器件组合。有时候从其他工程复制过来的器件，会带着原来的组合属性，导致在嘉立创EDA里无法单独选中。解决办法是选中整个组合，然后右键选择“解散组合”，之后就可以单独操作了。

还有一个比较隐蔽的原因：器件被放在了“非活动”图层。嘉立创EDA专业版支持多层设计，如果你把器件放在了内层或者机械层，而当前视图只显示顶层，那你就看不到也选不中。解决办法是打开“图层显示”面板，把所有图层都打开，找到那个器件，把它移到正确的图层。

5.2 大电源模块怎么从PCB上拆下来才不伤板子

这个问题是我在上一家公司就遇到过的，没想到新公司也有同事问我。大电源模块，比如DC-DC砖块或者大功率MOS管，通常底部有大面积的散热焊盘，焊接的时候是用锡膏回流焊上去的，拆的时候如果只用热风枪，很难把底部的大焊盘同时加热到熔点。

我的做法是：底部预热台加顶部热风枪。先把板子放在预热台上，温度设到150℃，预热五分钟。然后用热风枪，温度设到280℃到300℃，风量调到中等，对着模块的引脚和底部焊盘来回吹。同时用镊子轻轻撬动模块的边缘，感觉锡熔化了就慢慢抬起来。注意不要用力过猛，否则会把焊盘从板子上撕下来。

如果手头没有预热台，还有一个土办法：用大功率电烙铁加粗铜丝。把粗铜丝弯成U型，放在模块底部的大焊盘上，用电烙铁加热铜丝，铜丝会把热量传导到整个焊盘。这个方法比较慢，但胜在安全。

注意：拆大电源模块之前，一定要先把周围的塑料件和电解电容拆掉或者用耐高温胶带遮住，否则热风枪一吹就变形了。

5.3 PCB涡流损耗到底怎么评估和降低

涡流损耗这个词，我以前做消费类产品的时候很少关注，但车规级产品里，特别是涉及到大电流平面变压器或者无线充电线圈的时候，涡流损耗就成了一个必须考虑的问题。

涡流损耗的本质是：交变磁场在导体中感应出环流，这个环流在导体电阻上产生热量。在PCB上，涡流损耗主要发生在大面积的铜皮和靠近变压器的走线上。评估涡流损耗的方法，通常是用有限元仿真，比如HFSS或者Maxwell。但仿真需要时间，有时候项目进度紧，来不及做详细仿真。

我的经验是：先估算，再优化。估算的公式是P = k * f^2 * B^2 * t^2 * V，其中f是频率，B是磁感应强度，t是铜皮厚度，V是导体体积，k是一个和导体形状有关的系数。对于PCB上的铜皮，k大概在0.1到0.5之间。如果估算出来的损耗超过总功耗的5%，就必须优化。

优化的手段有几个：第一，开槽。在大铜皮上开一些细长的槽，切断涡流路径。槽的宽度一般是10mil到20mil，长度根据铜皮大小来定。第二，用更薄的铜。嘉立创的默认铜厚是1oz（35微米），如果涡流损耗大，可以改成0.5oz（17.5微米）。第三，换材料。如果成本允许，可以用低损耗的磁性材料做屏蔽，减少磁场泄漏。

6. 硬件工程师的成长之路，42岁重新出发的一些体会

6.1 年龄不是问题，但学习速度确实是问题

我承认，42岁重新学嘉立创EDA，比二十多岁的时候学AD要慢。年轻的时候，看一遍教程就能上手，现在要看两三遍，还要做笔记。但年龄也有年龄的优势：我知道哪些东西是重点，哪些东西可以跳过。比如嘉立创EDA的“3D预览”功能，年轻同事觉得很酷，花了很多时间调整3D模型，但我直接跳过，因为3D预览对电气性能没有影响，等板子回来实物比3D模型真实多了。

我的学习策略是：先跑通一个最小闭环。也就是用嘉立创EDA画一个最简单的板子，从原理图到PCB到投板，走一遍完整流程。这个过程中遇到的所有问题，就是你需要重点学习的地方。其他的花哨功能，等用到的时候再学。

6.2 面试题里不会告诉你的那些实战经验

我这次找工作，面了五家公司，每家都问了技术问题。有一个问题我印象很深：“请描述一下你在PCB设计中遇到的最难的问题，以及你是怎么解决的。”我当时讲的是之前做过的一个高速背板，16层，速率25Gbps，因为过孔stub太长导致信号反射，后来用背钻工艺解决了。

但入职之后我发现，实际工作中最难的问题往往不是技术问题，而是沟通问题。比如结构工程师给你的CAD图，板框尺寸和限高区域标注不清楚，你画完PCB之后，结构说装不进去，要你改。这时候你怎么办？我的做法是：在Layout之前，先和结构工程师开一个15分钟的短会，把板框、限高、接口位置、螺丝孔位置全部确认一遍，并且用截图标注，发邮件留底。这样后面出了问题，责任清晰，改起来也快。

6.3 给年轻硬件工程师的三个建议

第一个建议：不要只学一种EDA工具。我见过很多年轻人，只会AD，或者只会嘉立创EDA，换一家公司就抓瞎。我的建议是，至少精通一种，熟悉另一种。比如你精通AD，那就要会用嘉立创EDA做简单的板子；你精通嘉立创EDA，那就要看得懂AD的工程文件。

第二个建议：养成写工作日志的习惯。我从上班第一天就开始写这个系列，每天花15分钟记录当天遇到的问题和解决方法。这样做的好处是，下次遇到同样的问题，直接翻日志就行，不用重新查资料。而且写日志的过程，也是整理思路的过程，很多当时没想明白的问题，写着写着就通了。

第三个建议：保持对工艺的关注。PCB设计不是画完图就完了，你要知道板厂是怎么把你的图变成实物的。嘉立创的工艺能力文档，我建议每半年看一遍，因为他们的工艺在不断进步，以前做不了的现在可能能做了，以前免费的现在可能收费了。了解工艺，才能设计出既便宜又好做的板子。

这个工作日志我会继续写下去，下一期打算记录一下用嘉立创EDA做DHT11温湿度传感器的原理图和PCB全过程，包括怎么画星型接地、怎么处理单总线信号的走线。如果你也在用嘉立创EDA，或者也在经历中年硬件工程师的重新出发，欢迎一起交流。