企业官网建设流程全解析

简介：这份文档面向电子工程师、硬件开发者与电子爱好者，系统梳理CD4000系列数字芯片的型号、器件名称与厂商信息，帮助读者在选型、替代与电路设计时快速定位所需逻辑器件。资源为单个docx文件，压缩包约17KB，内容以型号对照表形式呈现，涵盖或非门、与非门、触发器、移位寄存器、计数器、译码驱动器、模拟开关、锁相环等常见数字与接口电路模块，并标注了TI、NSC、MOT、HIT、PHI等原厂来源，便于横向比对。文档按CD4000至CD4500系列顺序排列，从CD4001四2输入端或非门、CD4013双主从D型触发器，到CD4060十四级二进制计数分频器、CD4067十六选一模拟开关等均有收录，适合作为案头速查手册。目前已有1181人学习下载，可作为数字电路课程设计、项目选型与器件替换时的实用参考。

1. 从 CD4001 说起：为什么 4000 系列至今还在被翻出来用

翻原理图时看到一颗 CD4001，很多人第一反应是"这玩意儿比我年龄都大"。但真到动手改板子的时候，你会发现它还在货架上，还在被工程师选进新设计。CD4000 系列是 CMOS 数字逻辑的经典家族，工作电压能拉到 3V 到 18V，静态功耗低到微安级，输入阻抗高，扇出能力强。它不像 74HC 系列那样被锁死在 5V 附近，也不像现代 MCU 那样需要一堆外围。CD4001 是四 2 输入端或非门，CD4011 是四 2 输入端与非门，CD4013 是双 D 触发器，CD4017 是十进制计数分配器——这些型号构成了数字电路入门到中阶的骨架。适合谁？做小批量工控板、教学实验、老设备维修、或者需要一个不依赖固件的纯硬件逻辑方案的人。下面按"先认门电路、再搭时序、最后做计数与显示"的顺序拆开讲。

2. CD4001/CD4011 门电路：从真值表到实际接线

2.1 门电路型号速查与选型逻辑

CD4000 系列里门电路型号密集，选型时先看逻辑功能和输入端口数。常见几颗：

选型时优先看三点：需要几个门、每个门几个输入、输出要不要驱动大电流。CD4001 和 CD4011 都是 14 脚封装，引脚排列对称，VDD 在 14 脚，VSS 在 7 脚，剩下 12 个脚分给 4 个门。如果只需要一个反相器，用 CD4069 更省事，一颗芯片六个反相器，多余输入接地或接 VDD 即可。

2.2 用 CD4001 搭一个 RC 振荡器

CD4001 最经典的用法之一是构成方波振荡器。下面是一个用两个或非门加 RC 网络的振荡电路，输出频率由 R 和 C 决定：

# 元件清单（以 5V 供电为例） # CD4001 x1 # R1 = 100kΩ # C1 = 10nF # 输出频率约 f ≈ 1 / (2.2 * R1 * C1) # 代入：1 / (2.2 * 100000 * 0.00000001) ≈ 454 Hz

接线逻辑：第一个或非门输出经 R1 反馈到第二个或非门输入，第二个或非门输出经 C1 耦合回第一个或非门输入，两个门的另一个输入分别接 VSS 或 VDD 使能。上电后电容充放电在门电路的阈值附近来回翻转，形成持续振荡。

参数说明：R1 取值影响频率和占空比，C1 决定频率下限。CD4001 的输入阈值随 VDD 变化，5V 时大约在 2.5V 附近，12V 时大约在 6V 附近。如果频率偏高，先加大 C1；如果波形不对称，可以在反馈回路串一个小电阻微调。注意电源引脚旁必须加 0.1μF 去耦电容，否则振荡波形会有毛刺。

2.3 门电路使用中的三个坑

第一，CMOS 输入不能悬空。未使用的门输入端必须接 VDD 或 VSS，悬空会导致输入级处于线性区，功耗上升甚至自激。第二，CD4001 的输出驱动能力有限，5V 时拉电流约 0.5mA，灌电流约 1mA，直接驱动 LED 需要加三极管或选 CD4049 这类缓冲器。第三，多颗 CD4000 芯片级联时，前级输出到后级输入之间如果走线较长，建议串 100Ω 电阻并加对地小电容，抑制反射和串扰。

3. CD4013/CD4017 时序与计数：把触发器串成计数器

3.1 CD4013 双 D 触发器的三种接法

CD4013 内部有两个独立的主从 D 触发器，每个触发器有 D、CLK、SET、RESET 四个输入和 Q、Q̅ 两个输出。SET 和 RESET 是异步的，高电平有效。常见接法：

• 二分频：D 接 Q̅，CLK 接输入信号，Q 输出即为输入频率的一半。
• 数据锁存：D 接数据，CLK 接锁存脉冲，Q 输出跟随 D 在 CLK 上升沿的值。
• 消抖开关：SET 接按钮，RESET 接另一按钮，Q 输出稳定状态。

下面是一个二分频加 LED 指示的接线示例：

# CD4013 二分频接线 # 引脚 1: Q1 输出 -> LED（经 1kΩ 限流） # 引脚 2: Q1̅ -> 引脚 5 (D1) # 引脚 3: CLK1 <- 输入信号 # 引脚 4: RESET1 -> VSS # 引脚 6: SET1 -> VSS # 引脚 7: VSS # 引脚 14: VDD

逻辑说明：D 触发器在 CLK 上升沿采样 D 端电平并送到 Q 端。把 Q̅ 接回 D，每次时钟上升沿 Q 翻转一次，实现二分频。参数上，CD4013 最高时钟频率在 5V 时约 3.5MHz，12V 时约 8MHz，输入信号边沿要陡，否则可能产生多次翻转。

3.2 CD4017 十进制计数分配器实战

CD4017 是约翰逊计数器加译码输出，十个输出端 Q0 到 Q9 依次轮流为高电平。CLK 上升沿计数，CLK INH 高电平时禁止计数，RESET 高电平清零。典型应用是流水灯和顺序控制。

# CD4017 流水灯接线（5V） # 引脚 14: CLK <- 来自 CD4001 振荡器输出 # 引脚 13: CLK INH -> VSS（允许计数） # 引脚 15: RESET -> VSS（不清零） # 引脚 8: VSS # 引脚 16: VDD # Q0-Q9（引脚 3,2,4,7,10,1,5,6,9,11）各接 1kΩ + LED 到 VSS

如果要做 6 进制计数，把 Q6 输出接到 RESET 引脚即可，计数到 6 时自动清零。注意 CD4017 的 CLK 输入有施密特特性，缓慢上升的边沿也能可靠计数，但 CLK INH 不能悬空。

3.3 级联与分频链设计

需要更大分频比时，把 CD4017 的进位输出 CO（引脚 12）接到下一级 CLK。CO 在 Q0 到 Q4 期间为高，Q5 到 Q9 期间为低，每十个时钟输出一个完整周期。多级级联时，第一级 CO 接第二级 CLK INH 还是 CLK，取决于你要的是同步还是异步计数。常见做法是 CO 接下一级 CLK，所有级 RESET 并联，这样清零后从 00 开始重新计数。

4. CD4060/CD4046 进阶：分频、锁相与显示驱动

4.1 CD4060 十四级分频器与晶振配合

CD4060 内部有十四级二进制计数器，但只引出 Q4 到 Q10 和 Q12 到 Q14，Q11 没有引出。它自带振荡器，外接晶振或 RC 就能产生稳定时钟。用 32.768kHz 晶振时，Q14 输出是 2Hz，Q4 输出是 2048Hz。

# CD4060 + 32.768kHz 晶振 # 引脚 9: 接晶振一端 + 22pF 到 VSS # 引脚 10: 接晶振另一端 + 22pF 到 VSS # 引脚 11: 接 1MΩ 电阻到引脚 10（反馈） # 引脚 12: RESET -> VSS # 引脚 16: VDD # 引脚 8: VSS # Q14（引脚 3）输出 2Hz 方波

参数说明：反馈电阻 1MΩ 到 10MΩ 之间，太小会停振，太大起振慢。晶振两端对地电容 15pF 到 33pF，具体看晶振负载电容要求。如果不起振，先检查 RESET 是否被拉高，再检查晶振是否焊反。

4.2 CD4046 锁相环的锁定检测

CD4046 是经典 CMOS 锁相环，内部有压控振荡器和两个鉴相器。鉴相器 1 是异或门，鉴相器 2 是边沿触发型。锁定指示靠鉴相器 2 的 PCP 输出，锁定后 PCP 为高阻或低电平。常见用法是频率合成：输入参考频率，VCO 输出经分频后反馈到比较输入，环路锁定后输出频率是参考频率的 N 倍。

# CD4046 基本接线 # 引脚 14: 信号输入（参考频率） # 引脚 3: 比较输入（反馈频率） # 引脚 4: VCO 输出 # 引脚 6: 接 100nF 到 VSS（VCO 定时电容） # 引脚 11: 接 100kΩ 到 VSS（VCO 定时电阻） # 引脚 5: 接 10kΩ 到 VSS（环路滤波） # 引脚 16: VDD # 引脚 8: VSS

锁定后 VCO 输出频率由 R 和 C 决定，公式为 f ≈ 1 / (R * C)。实际调试时先断开反馈，用示波器看 VCO 自由振荡频率，再接入反馈观察锁定过程。如果锁不住，检查环路滤波电容是否太大导致响应慢，或者鉴相器选错。

4.3 CD4055/CD4543 液晶与七段驱动

CD4055 是 BCD 到七段译码加液晶驱动，输出交流波形驱动液晶段。CD4543 是 BCD 到七段锁存译码驱动，可直接驱动 LED 七段数码管。两者区别在于输出电平和驱动能力。CD4543 的 PH 引脚控制输出极性，接 VSS 时输出高有效，接 VDD 时输出低有效，方便适配共阴或共阳数码管。

# CD4543 驱动共阴数码管 # 引脚 1: BCD 输入 A # 引脚 2: BCD 输入 B # 引脚 6: BCD 输入 C # 引脚 7: BCD 输入 D # 引脚 4: 锁存 LE -> VSS（直通） # 引脚 6: PH -> VSS（高有效） # 引脚 9-15: 七段输出 a-g 经 330Ω 到数码管 # 引脚 16: VDD # 引脚 8: VSS

注意 CD4543 的段输出电流约 10mA，驱动大尺寸数码管需要加三极管。如果显示乱码，先检查 BCD 输入顺序是否接反，再检查 PH 电平是否匹配数码管极性。

5. 用 CD4000 系列做一块最小系统板的验证清单

把上面几颗芯片拼成一块板子后，上电前先做静态检查：万用表测 VDD 和 VSS 之间电阻，正常应在几十千欧以上，如果接近零说明有短路。上电后先测电源电压，5V 系统不要超过 5.5V，12V 系统不要超过 13V。然后用示波器逐级看信号：振荡器有没有起振、触发器有没有翻转、计数器有没有进位。

一个具体的验证技巧：用 CD4017 的 Q0 到 Q9 接十颗 LED，CLK 接信号发生器，频率从 1Hz 慢慢往上加。正常时 LED 依次点亮，到 100kHz 左右开始出现闪烁不均，说明已经接近 CD4017 在 5V 下的极限频率。如果某颗 LED 不亮，先换 LED，再查对应输出脚电压，最后查 CLK 和 RESET 是否正常。

另一个常见问题是多芯片共地。CD4000 系列对地线噪声敏感，建议每颗芯片电源脚旁放 0.1μF 陶瓷电容，每 5 颗芯片加一个 10μF 钽电容。模拟开关如 CD4051、CD4066 的输入信号范围不能超过 VDD 和 VSS，否则内部寄生二极管导通，信号会串到电源上。调试模拟开关时，先用直流电压逐路测通断，再用示波器看开关瞬态，如果开关瞬间有尖峰，在输入输出对地加 100pF 电容。

本文还有配套的精品资源，点击获取