企业官网建设流程全解析

AERIS-10 开源 10.5GHz 相控阵雷达：从硬件到 FPGA 的完整构建指南

【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR

AERIS-10 是一套开源的 10.5 GHz PLFM（脉冲线性调频）相控阵雷达系统，仓库中同时提供了原理图、PCB 生产文件、FPGA 固件、STM32 管理程序和 Python 图形界面。它面向高校研究者、无人机团队和射频爱好者，提供了一个可以用有限预算搭建电子扫描雷达的完整参考平台。

项目速览：这套开源雷达硬件能做什么

AERIS-10 把雷达系统拆成了电源管理、频率合成、主板（DAC/ADC/混频/相移/FPGA/MCU）、功率放大和天线五个相对独立的板块，各板块之间用明确的接口连接，可以分阶段搭建和验证。核心能力包括：

• 工作频率 10.5 GHz，采用线性调频（chirp）脉冲体制
• 提供两个版本：AERIS-10N 探测距离 3 km、配 8×16 贴片天线；AERIS-10X 探测距离 20 km、配 32×16 介质填充开槽波导天线
• 俯仰与方位双方向 ±45° 电子波束扫描，另有步进电机驱动的 360° 机械旋转
• 板载 FPGA 完成脉冲压缩、多普勒 FFT、MTI 滤波和 CFAR 检测
• PyQt6 编写的 GUI 支持实时距离-多普勒显示、地图集成和 FPGA 寄存器级控制
• 硬件文件采用 CERN-OHL-P 许可，软件与固件采用 MIT 许可


技术拆解：关键模块在哪里、如何实现

16 通道电子扫描：ADAR1000 相移网络

波束控制是相控阵雷达的核心。主板上挂载了 4 颗 4 通道相移器 ADAR1000，配合 16 颗 ADTR1107 收发前端芯片，构成 16 通道的收发相控阵。通过改变每个通道的相位，波束可以在不转动天线的情况下在 ±45° 范围内指向任意方向；步进电机再提供整机的 360° 机械覆盖。仓库中的5_Simulations目录保存了阵列方向图的仿真脚本和结果，比如采用 Kaiser 窗的 16 单元阵列图：

FPGA 信号处理链：XC7A50T 上跑完整个接收机

接收端由 AD9484 ADC 以高速采样送入 XC7A50T FPGA，在片内依次完成：I/Q 基带下变频、CIC/FIR 抽取滤波、匹配滤波脉冲压缩、多普勒 FFT、MTI 消褪和 CFAR 恒虚警检测。发射端则由 DAC 生成 chirp 波形，经 LTC5552 混频器上变频到 10.5 GHz。所有 Verilog 源码集中在9_Firmware/9_2_FPGA，顶层文件为radar_system_top.v，目录内附带大量 testbench 和一条回归入口：

cd 9_Firmware/9_2_FPGA && bash run_regression.sh

脚本分阶段执行 lint、模块级测试、集成测试和对抗性测试，适合在没有 FPGA 开发板时先在主机上验证逻辑。

STM32 管理层：上电时序、校准与传感器融合

MCU（STM32F746）负责系统"管家"工作：按顺序开启各路电源、配置 AD9523-1 时钟发生器和两颗 ADF4382 频率合成器、编排 ADAR1000 的相控阵脉冲时序，并通过 I²C 总线管理两套 DAC5578/ADS7830——前者对 16 路功率放大器做栅压闭环校准，后者读取经 5 mΩ 采样电阻和 INA241A3 放大后的每路 Idq 电流。GPS（UM982）、IMU（GY-85）和气压计的数据也在这里做融合，用于 GUI 地图定位和目标坐标的姿态修正。相关代码在9_Firmware/9_1_Microcontroller，tests/子目录包含 20 余组基于 cpputest 的主机端单元测试。

Python GUI：PyQt6 仪表盘与离线回放

桌面端位于9_Firmware/9_3_GUI，当前主力是 v7 版本（PyQt6）。主窗口v7/dashboard.py提供六个页签：距离-多普勒主视图、Leaflet 地图、FPGA 寄存器控制面板（27 个操作码）、AGC 实时曲线、诊断页和 DSP 参数设置页。没有硬件也能运行——它内置SoftwareFPGA软件仿真和回放引擎，可以用历史数据复现完整链路。

上手路径：从哪里开始看、从哪里跑

1. 获取代码：

   git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR

2. 只跑 GUI（无需硬件，可进入回放/仿真模式）：

   cd 9_Firmware/9_3_GUI pip install -r requirements_v7.txt python GUI_V7_PyQt.py

3. 阅读工程文档：docs/目录是随仓库发布的文档站点，docs/architecture.html讲系统架构，docs/bring-up.html是硬件上电准备清单，docs/implementation-log.html记录各阶段的实现基线。

4. 准备搭建硬件：生产文件（Gerber、BOM、CPL）统一放在4_Schematics and Boards Layout/4_7_Production Files，按主板上板、电源板、PA 板、天线阵列的顺序分阶段制作；机械图纸在8_Utils/Mechanical_Drawings。

5. 验证固件：MCU 单元测试进入9_Firmware/9_1_Microcontroller/tests执行make，跨层契约测试运行pytest 9_Firmware/tests/cross_layer/test_cross_layer_contract.py。

适用场景

• 教学与研究：从 chirp 生成、匹配滤波到 CFAR 的完整链路都有可读源码和仿真脚本，适合作为雷达课程的实验平台，学生可以逐模块修改并观察影响。
• 无人机团队的低成本探测方案：AERIS-10N 的 3 km 量程和 ±45° 电子扫描覆盖了中近距离的感知需求，硬件文件齐全，可以按需裁剪。
• 射频与 FPGA 工程实践：即使不实际搭建整机，仓库里的 KiCad 原理图、阻抗设计说明（如 RO4350B 叠层笔记）和 FPGA 回归测试流程，也是少见的完整工程素材。

许可与贡献

硬件设计文件（原理图、PCB、BOM、Gerber、机械图）采用 CERN Open Hardware Licence Version 2 – Permissive，可商用但需保留版权声明、以相同许可分发修改版并公开源码；软件与固件（FPGA、STM32、Python）采用 MIT 许可。仓库状态为 Alpha，功能仍在迭代中。

项目欢迎射频、FPGA、软件方向的参与。CONTRIBUTING.md约定了分支工作流（PR 面向develop分支）和四套必须通过的检查：Python lint 与 pytest、MCU 单元测试、FPGA 回归、跨层契约测试。

建议的第一站

先把2_Functional Diagram & Interconnection Matrices/RADAR_V6_V2.png这张系统框图和docs/architecture.html对照看一遍，弄清信号如何从 DAC 走到天线、再经 FPGA 回到 GUI；然后运行GUI_V7_PyQt.py在回放模式下走一次完整数据链路。想动手改硬件时，再从4_Schematics and Boards Layout/4_6_Schematics的主板原理图切入。

【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR