企业官网建设流程全解析

Iddq与Quiescent电流测试技术

一、Iddq静态电流测试概述

在现代超大规模集成电路（VLSI）的质量保证体系中，功能测试、扫描链测试和存储器内建自测（MBIST）构成了主流的缺陷检测矩阵。然而，仍有相当比例的物理缺陷——特别是桥接、栅氧击穿和微弱开路等——无法被传统的 stuck-at 或 transition 故障模型有效捕获。Iddq（Quiescent VDD Supply Current，静态电源电流）测试作为一种基于物理现象的补充测试手段，通过测量芯片在静止状态下的电源漏电流来识别异常器件，已经成为汽车电子、高可靠性航天芯片和工业控制IC生产流程中的强制测试项。

1.1 Idd、Iddq与Iddt的区分

电源电流的时域信号可分解为三个关键分量，理解它们的差异是实施Iddq测试的前提：

• Idd（总电源电流）：芯片在任意时刻从VDD电源引脚汲取的瞬时电流总和，包含瞬态开关分量和静态泄漏分量。Idd = Iddt + Iddq。
• Iddt（瞬态/动态电流）：数字逻辑翻转时，PMOS上拉网络和NMOS下拉网络瞬间同时导通形成的短路电流（shoot-through current），加上对负载电容充放电的位移电流。Iddt与时钟频率成正比，在GHz级设计中可达安培级别。
• Iddq（静态漏电流）：当所有内部节点稳定、输入不再变化、时钟停止后，经过足够长的等待时间（s