企业官网建设流程全解析

之前调试模拟电路时，最让我头疼的不是放大器的增益，而是“看似不起眼”的电流源。明明只是给放大器提供一个直流偏置，可一旦输出阻抗不够高，整个电路在高阻节点上的增益瞬间垮掉。尤其是在多级放大器和运放里面，电流源往往直接决定电路的共模抑制比、电源抑制比和低频增益。

这篇文章就以“共射共基电流源”为例，把它的输出阻抗推导过程完整走一遍，同时把工作条件、偏置约束、常见误区和工程经验一起讲清楚。内容不会太难，但推导比较细致，建议拿笔跟着算一遍。无论你是刚接触模拟IC的新手，还是正在准备复试、面试的微电子相关专业学生，都能在这里找到可以直接使用的结论和思路。

1. 为什么电流源的输出阻抗如此重要

电流源在模拟电路里，扮演的并不只是“提供偏置电流”的角色，它更常见的用法是以“有源负载”的身份出现在放大器中。基本思路很简单：既然放大器需要一个大电阻作为负载来提高增益，但片上电阻往往面积大、阻值精度差，那干脆用一个电流源替代电阻，利用电流源的高输出阻抗来获得高增益。

这里就必须区分两个概念：

• 理想电流源：无论负载电压怎么变化，输出的电流都恒定，对应的输出阻抗为无穷大。
• 实际电流源：输出电流会随着输出端电压的升高而略有增大，可以等效为一个理想电流源并联一个有限电阻，这个电阻就是输出阻抗。

所以实际电流源用久了之后会发现一个很现实的问题：电流源本身没有问题，问题是它的输出阻抗不够大，导致放大器的电压增益达不到设计值。增益的近似公式在电流源作为负载时会写成：

[ A_v \approx g_m \cdot R_{load} ]

这里的 (R_{load}) 如果换成电流源的输出阻抗 (R_{out})，那么 (R_{out}) 不够大，放大器的增益就上不去。这就是为什么我们要从单管电流源升级成共射共基（Cascode）电流源，本质目的只有一个：在不显著增加直流功耗的情况下，尽量把输出阻抗做高。

2. 三种基本接法回顾：共射、共基、共集

在正式推导之前，有必要先回忆一下晶体管的三种基本接法，因为共射共基电流源正是从这些基础结构中演化出来的。这里用下表对比三种接法最核心的特征：

画一个简单的NPN型共射共基电流源拓扑，方便后面看推导：

VDD | +---------> 输出端（接负载） | Q2 （共基管） | 基极接 V_B2 | Q1 （共射管） | 基极接 V_B1 | VSS / GND

在这个结构里，Q1工作于共射状态，负责把偏置电压 (V_{B1}) 转化为稳定的集电极电流；Q2工作于共基状态，它的基极接固定电位 (V_{B2})，其作用是稳定Q1的集电极电压，从而减少所谓的“沟道长度调制”效应。

在MOS管工艺中，这个结构对应的是共源共栅电流源，原理完全一样，只是把BJT换成了MOS管，输出阻抗表达式中的 (g_m) 和 (r_o) 仍然成立。所以本文虽然以“共射共基”命名，推导结论可以直接推广到MOS管的共源共栅结构中。

3. 共射共基电流源的电路结构与静态工作点

3.1 电路拓扑

把上面的简单拓扑细化一下，实际使用时往往还会加入发射极负反馈电阻 (R_E) 来稳定Q1的电流。这里为了突出输出阻抗的推导，先假设Q1发射极直接接地，后面再讨论接电阻的影响。

电路的直流工作点由两个基极电压决定：

• (V_{B1})：决定输出电流大小，(I_C \approx (V_{B1} - V_{BE1}) / R_E)（如果有发射极电阻）。
• (V_{B2})：决定Q1集电极的直流电位，必须满足 (V_{C1} = V_{B2} - V_{BE2})。

为什么要设置两个管子？核心原因是：单管电流源的输出阻抗就是 (r_o)，而 (r_o) 往往只有几十到几百千欧，不够用。加入共基管Q2之后，Q2利用自身的低发射极输入阻抗“压制”Q1集电极电压的变化，让Q1上的电压变化被整体吸收到Q2的阻抗变换上，从而使输出阻抗翻了好几倍。

3.2 小信号等效

输出阻抗的定义是：从输出端看进去的交流等效电阻。采用测试电压法，即在输出端加一个 (v_x)，求出对应的电流 (i_x)，那么：

[ R_{out} = \frac{v_x}{i_x} ]

对于共射共基电流源，整体输出阻抗可以拆成两部分：先看Q1从集电极看进去的阻抗，再看Q2从集电极看进去的阻抗。

这里有一个关键点：Q1的基极接固定电位 (V_{B1})，所以交流上基极接地。Q1集电极看进去的阻抗，在发射极接地且基极交流接地的情况下，就是 (r_{o1})。这个值记为 (R_{E2})，它是Q2发射极所看到的对地等效电阻。

4. 输出阻抗的完整推导

下面进入核心内容。我们基于小信号模型，推倒共射共基电流源的输出阻抗表达式。为了不过度复杂，先做两个常规假设：

1. 晶体管工作在正向放大区。
2. 忽略基极电流，即认为 (\beta \to \infty)。

这两个假设是很多教材默认的默认前提，推导出来的结果最直观，也最容易理解阻抗倍增的本质。如果考虑有限 (\beta)，结论会修正，这一点放到后面“常见误区”里面讲。

4.1 从共射管看进去

先看Q1。Q1的基极接固定电位，交流接地；发射极接地；集电极接到Q2的发射极。

从Q1的集电极看进去，它本身就是一个典型的共射极电流源，输出阻抗：

[ R_{out1} = r_{o1} ]

这个结果并不难理解。Q1的输出端就是它的集电极，而集电极电流主要由基极电压决定，与集电极电压关系不大，唯一的影响因素就是Early效应，它在小信号模型中体现为一个并联的电阻 (r_{o1})。

所以在Q2发射极位置，对地等效电阻就是：

[ R_{E2} = r_{o1} ]

4.2 从共基管看进去

再看Q2。Q2的基极接固定电位 (V_{B2})，交流接地；发射极接 (R_{E2} = r_{o1})；集电极是输出端。

共基极接法有一个很重要的性质：在集电极看进去的输出阻抗，会被发射极电阻放大。先写出共基极组态输出阻抗的通用公式：

[ R_{out2} = r_{o2}\left(1 + g_{m2} R_{E2}\right) + R_{E2} ]

代入 (R_{E2} = r_{o1})，得到：

[ R_{out} = r_{o2}\left(1 + g_{m2} r_{o1}\right) + r_{o1} ]

因为 (g_{m2} r_{o1}) 通常远大于1，所以可以近似为：

[ R_{out} \approx g_{m2} r_{o1} r_{o2} ]

这就是共射共基电流源输出阻抗的核心表达式。

4.3 如何理解“阻抗倍增”

单纯记住公式还不够，理解背后机理才能举一反三。

假设输出端电压 (v_x) 升高。如果没有Q2，Q1输出电流会因为Early效应略微增大，相当于一个有限电阻 (r_{o1})。

接入Q2之后，情况变了：

1. 输出电压 (v_x) 升高。
2. Q2的 (r_{o2}) 上会流过一点电流，导致Q2发射极电压 (v_e) 有轻微变化。
3. 但Q2发射极到地的等效电阻非常小，约等于 (1/g_{m2})，所以 (v_e) 的变化被压制得很厉害。
4. 反过来看，Q1集电极电压几乎不变，流过 (r_{o1}) 的电流变化就很小。
5. 但这个“电流变化很小”传递到输出端时，又经过Q2的 (g_{m2}) 放大作用，形成了一个负反馈环路，最终等效输出阻抗被抬升到 (g_{m2} r_{o1} r_{o2})。

换句话说，Q2像是一个“阻抗变换器”，用自己极低的发射极输入阻抗，把Q1的有限输出阻抗变化进一步抑制掉，从而使整个电流源更像一个理想电流源。

4.4 更严格的推导：考虑有限 (\beta)

在实际BJT中，(\beta) 不可能无穷大，基极电流不能完全忽略。考虑有限 (\beta) 时，输出阻抗的表达式会变成：

[ R_{out} \approx \beta_2 r_{o2} ]

这里的 (\beta_2) 是Q2的电流增益。

为什么会出现这个限制？因为在基极电流存在的条件下，Q2的 (r_{\pi2}) 会与发射极对地电阻并联，从而削弱发射极看到的等效阻抗提升效果。当Q1的输出阻抗 (r_{o1}) 远大于 (r_{\pi2}) 时，发射极对地阻抗被 (r_{\pi2}) 限制住，难以继续提高。

所以对于BJT工艺，共射共基电流源在实际中能达到的输出阻抗并不等于无穷大，而是受限于 (\beta_2 r_{o2})。如果是MOS工艺的共源共栅结构，由于栅极绝缘、没有 (r_\pi) 这个并联路径，理论上输出阻抗可以真正达到 (g_{m2} r_{o1} r_{o2}) 量级，这也是为什么在CMOS模拟电路里Cascode结构用得更多的原因之一。

5. 共射共基电流源的工作条件

共射共基电流源不是“接上就能用”的，它要正常工作，必须满足一定的偏置条件。这些条件决定了电流源的电压摆幅范围和最低工作电压。

5.1 两个管子必须处于放大区

首先是放大区条件。对于NPN管，放大区要求：

[ V_{CE} > V_{CE,sat} ]

也就是说，Q1和Q2的集电极-发射极电压都必须大于饱和电压，否则晶体管退出放大区，输出阻抗会急剧下降，电流源基本失效。

把电压分配写出来：

• Q1的集电极电压就是Q2的发射极电压，即 (V_{C1} = V_{B2} - V_{BE2})。
• Q2的集电极电压就是输出端电压 (V_{out})。

为了保证Q1工作在放大区，必须有：

[ V_{B2} - V_{BE2} - V_{E1} > V_{CE1,sat} ]

如果Q1发射极直接接地，则简化为：

[ V_{B2} - V_{BE2} > V_{CE1,sat} ]

为了保证Q2工作在放大区，必须有：

[ V_{out} - (V_{B2} - V_{BE2}) > V_{CE2,sat} ]

即：

[ V_{out} > V_{B2} - V_{BE2} + V_{CE2,sat} ]

综合起来可以发现，共射共基电流源的输出端最低电压并不低，它是两个管子压降之和的量级。在低电压设计中，这会成为一个明显的限制。

5.2 输出电压摆幅分析

假设每个管子的饱和压降约为 (V_{CE,sat})，那么整个电流源最小的输出端电压约为：

[ V_{out,min} \approx V_{CE1,sat} + V_{CE2,sat} ]

对应的MOS版表达式更常用：

[ V_{out,min} \approx 2 V_{OV} ]

其中 (V_{OV}) 是过驱动电压。

这意味着，共射共基电流源在低压差场合并不占优势。如果系统电源电压只有1.8V甚至1.2V，两个管子的压降就会吃掉很大一部分输出摆幅。此时就需要考虑折叠式共源共栅（Folded Cascode）或者低压共源共栅（Low-Voltage Cascode）结构。

5.3 偏置电压选取

偏置电压的选取直接决定工作条件是否满足。

假设需要输出电流 (I_{OUT} = 100 \mu A)，那么 (V_{B1}) 应该设置为：

[ V_{B1} \approx V_{BE1} + V_{E1} ]

其中 (V_{E1}) 由发射极电阻 (R_E) 和电流决定。如果发射极直接接地，偏置会更简单，但稳定性会变差。

而 (V_{B2}) 的选取需要兼顾两点：

• 不能太低，否则Q1集电极电压接近饱和，输出阻抗下降。
• 不能太高，否则Q2集电极电压摆幅范围会被压缩。

工程上通常会把Q1的集电极电压设置为刚好满足Q1放大条件并留出一定余量，避免过度压缩输出摆幅。

6. 常见问题与排查思路

共射共基电流源在实践中出问题，很多时候不是“原理不懂”，而是偏置条件、模型假设和实际芯片环境不一致导致的。这里整理几个高频问题。

6.1 实际输出阻抗为什么偏低

如果你在Cadence或Spice里搭建了一个共射共基电流源，扫描输出电压后计算斜率，会发现输出阻抗和公式 (g_{m2} r_{o1} r_{o2}) 有差距，这种情况很常见。主要原因包括：

• BJT的有限 (\beta) 让阻抗上限被压到 (\beta r_o)。
• 实际工艺中 (r_o) 并不完全定值，受电压、温度影响较大。
• 没有考虑基极电阻 (r_b) 和发射极寄生电阻 (r_e)。

排查时，先检查 (V_{CE})，再用工作点仿真分别查看两个管子的 (g_m) 和 (r_o)，代入公式重新估算，如果仍然对不上，再检查模型参数。

6.2 如何快速定位管子是否饱和

最简单的方法是查看工作点报告中的 (V_{CE}) 和 (V_{BE})。例如，Q1的 (V_{CE}) 如果小于 (V_{CE,sat})，说明Q1已经进入饱和区，输出阻抗会骤降。

更系统的方法是做一次直流扫描：固定 (V_{out})，扫描 (V_{B2})，观察输出电流是否出现明显拐点。电流平稳的区域就是正常放大区，一旦电流开始快速上升，说明某个管子已经退出放大区。

7. 工程实践与电路扩展

7.1 以共射共基电流源作为有源负载的电压增益

前面反复强调，共射共基电流源经常作为有源负载挂在共射放大器或共源放大器的漏极/集电极上。此时放大器的增益可以写成：

[ A_v = g_{m,main} \cdot R_{out,total} ]

其中 (R_{out,total}) 是主放大管输出阻抗和电流源输出阻抗的并联结果。如果两者都用Cascode结构，那么增益会进一步变成：

[ A_v = g_{m,main} \cdot \left( R_{out,main} \parallel R_{out,cascode} \right) ]

这个公式在运放第一级设计中几乎每次都会用到。对于MOS工艺，可以写成：

[ A_v \approx g_m \cdot \left( g_m r_o^2 \right) ]

这也就是为什么高频运放和精密运放的第一级往往都采用共源共栅结构。

7.2 从BJT结构到MOS结构

对比一下两种工艺下的核心结论：

MOS的共源共栅结构由于没有直流栅极电流，更容易获得接近理想公式的输出阻抗。但MOS管也有自己的问题，比如输出阻抗会随温度、工艺角变化，短沟道效应会让 (r_o) 显著下降。因此在深亚微米工艺中，简单的Cascode电流源输出阻抗可能仍然不够，需要进一步采用Regulated Cascode结构。

7.3 如何提高输出阻抗

如果仿真发现共射共基电流源输出阻抗不够，可以从几个方向入手：

1. 增加管子的沟道长度 (L)（MOS）或增加Early电压（BJT），直接提高 (r_o)。
2. 提高 (g_m)，比如增大静态电流，但会带来功耗代价。
3. 采用调节型共源共栅（Regulated Cascode），把输出阻抗从 (g_m r_o^2) 提升到 (g_m^2 r_o^3) 量级。
4. 在版图上做好匹配，避免热分布不均带来的 (V_{BE}) 失配。

7.4 版图与匹配经验

在工作条件满足的前提下，电流源的精度和稳定性很大程度上取决于版图匹配：

• 两个管子尽量靠近摆放，采用共质心结构可以减少工艺梯度影响。
• 周围放置相同的dummy管，保证边缘刻蚀一致性。
• 大电流管可以拆成多个fingers并联，并保持对称布线。
• 输出端走线要远离功率管和电感区域，避免磁场耦合影响静态工作点。

这些细节在实验室里可能看不出来，但在量产芯片中，一个匹配不好的电流源会导致整个芯片的失调电压、偏置电流漂移都明显偏大。

8. 总结与下一步学习方向

这篇文章通过小信号模型，完整推导了共射共基电流源的输出阻抗表达式：

[ R_{out} \approx g_{m2} r_{o1} r_{o2} ]

同时进一步分析了有限 (\beta) 带来的限制，解释了这个结构之所以能提升输出阻抗，本质是共基管利用低发射极输入阻抗压制了共射管的电压波动，形成了阻抗倍增。文中还详细说明了工作条件的重要性：两个管子必须同时处于放大区，输出端最低电压受到两管压降叠加的限制，偏置电压 (V_{B1}) 和 (V_{B2}) 的选择需要综合考虑电流精度、输出摆幅和输出阻抗。

接下来你可以继续学习：

• 折叠式共源共栅电流源，理解如何在不增加最小输出电压的条件下获得高输出阻抗。
• 调节型共源共栅（Regulated Cascode）电流源，进一步把输出阻抗推向更高量级。
• 电流镜的失配分析，理解 (V_{TH}) 失配和沟道长度调制对电流精度的影响。
• 在Cadence中搭建一个完整的共射共基电流源，做DC扫描和AC仿真，把公式和仿真结果对照起来看。

如果本文对你有帮助，可以收藏备用，方便下次设计电流源时快速查阅。