去耦电容不是BOM里随手贴几个0.1uF就完事。它真正要解决的，是芯片在高速翻转、负载突变、开关动作时，电源脚瞬间“要电流”的问题。电容放对了，电源干净很多；电容放错了，板子照样会抖、会重启、会误码。

很多硬件新人第一次画板，都会听到一句话：每个芯片电源脚旁边放一个0.1uF。这个经验没错，但它只是入门口诀，不是完整设计方法。

真正的去耦设计，要同时考虑三件事：电流从哪里来，回流从哪里走，电容到芯片之间的寄生电感有多大。只要这三件事没想清楚，电容数量再多，也可能只是“看起来很努力”。

01 去耦电容到底在帮谁？

芯片工作时，电源电流不是平滑流动的。数字芯片翻转、MCU启动外设、FPGA内部逻辑同时切换、无线模块发射瞬间，都会让电源脚出现很陡的电流需求。

电源芯片和稳压器离得再近，也不可能在纳秒级瞬间把电流送到芯片脚边。这个时候，真正救场的是芯片旁边的去耦电容。

去耦电容提供瞬态电流

你可以把它理解成芯片门口的小水箱。远处电源负责长期供水，门口电容负责瞬间补水。负载一突变，电容先顶上，电源环路再慢慢补回来。

所以去耦电容的重点，不是“有没有接到电源线上”，而是“它能不能在最短路径内把瞬态电流送到芯片，同时让回流路径闭合”。

如果电容离芯片很远，中间绕了长线、过了很多孔，寄生电感就会变大。电流变化越快，寄生电感上的压降越明显，芯片电源脚看到的噪声也越大。

02 最常见错误：电容放了，但路径错了

很多板子的问题，不是没放去耦电容，而是电容放在了“视觉上很近、 electrically 很远”的地方。

比如电容看起来在芯片旁边，但电源线先进入芯片，再从芯片另一侧绕到电容；或者电容到地需要经过一长段细线；又或者电容下方没有完整地平面，回流只能绕远路。

错误与正确的去耦布局

正确的思路是：电源先经过电容，再到芯片电源脚；电容到地的路径要短、粗、低阻抗；如果有地平面，最好让电容地端就近打孔下去。

对高速芯片来说，去耦电容的摆放顺序通常比你想象中更重要。电容离电源脚越近，回路面积越小，寄生电感越低，抑制高频噪声的效果越好。

这里有一个很实用的判断方法：你盯着芯片电源脚、电容、电容地端，看瞬态电流能不能绕成一个很小的环。如果这个环被你画得又长又瘦，那这个电容的高频效果大概率不好。

03 不是一个0.1uF打天下

工程里常见的电容组合，是0.1uF、1uF、4.7uF、10uF甚至更大容量一起用。很多人以为这是“越多越稳”，其实背后是频段分工。

小电容通常等效串联电感更低，适合处理更高频的瞬态；中等容量电容负责中频能量补偿；大电容负责低频负载突变和较慢的电源波动。

不同容量覆盖不同频段

但这不代表随便堆电容就一定更好。电容有ESR、ESL，自谐振频率也不同。多个电容并联时，还可能出现反谐振峰，在某个频段反而阻抗变高。

普通MCU、小规模逻辑、电源要求不高的板子，按推荐布局放0.1uF和1uF，通常已经够用。但对于FPGA、高速ADC、射频模块、DDR、电源完整性要求高的系统，就不能只靠经验值，需要结合芯片手册、评估板布局和实际测试来定。

一个靠谱做法是：先按芯片厂商推荐值和推荐摆放来设计，再根据波形、噪声、EMI、误码和温升结果微调。别一上来就凭感觉把电容阵列堆满，也别为了省几分钱把推荐电容删掉。

04 去耦电容和地平面是一组设计

去耦电容不是单独工作的，它必须和电源平面、地平面、过孔、走线一起看。

如果地平面完整，电容地端就近打孔，回流路径短，效果通常会比较稳定。如果地被割裂，或者电容地端绕到远处才接地，电容就很难在高频下发挥作用。

很多EMC问题也和这个有关。你以为噪声是芯片太吵，实际可能是电源回路面积太大，形成了一个小天线。去耦电容如果摆放正确，可以缩小高频电流环路；摆放错误，反而可能让噪声沿着电源线到处跑。

所以布板时不要只盯着电容本身，还要看它下面有没有连续参考平面，看过孔是不是够近，看电源路径是不是先经过电容再进芯片。

05 哪些位置最值得认真放？

不是所有电源点都需要用同样规格、同样数量的去耦电容。真正应该重点照顾的，是那些电流变化快、对噪声敏感、或者会影响整机稳定性的节点。

典型位置包括：

• MCU、FPGA、DSP、CPU的核心电源和IO电源；

• 时钟芯片、晶振、PLL、射频前端；

• ADC、DAC、运放等模拟敏感器件；

• 开关电源芯片的输入、输出和反馈相关节点；

• 接口芯片、通信模块、无线模块的供电脚；

• 板边连接器附近的外部供电入口。

这些地方的电容，不建议只按原理图随便摆。最好在PCB阶段就优先安排位置，先保证关键去耦，再考虑走线美观。

很多板子后期调试困难，就是因为关键器件旁边没有空间补电容。等噪声问题出现时，只能飞线、叠焊、割线，非常狼狈。

06 给你一份去耦布局检查清单

画完板后，可以用下面几个问题快速自查：

• 电容是不是尽量靠近芯片电源脚？

• 电源是否先经过电容，再进入芯片？

• 电容到地的路径是否短、粗、低阻抗？

• 地端是否就近打孔，下面是否有连续地平面？

• 高频小电容是否比大电容更靠近芯片？

• 多电源脚芯片是否按手册要求分别去耦？

• 大电流负载和敏感模拟电源是否分区处理？

• 关键位置是否预留了调试补电容空间？

如果这些问题有一半回答不上来，说明去耦设计还不是“设计”，只是“摆件”。

结尾：去耦不是玄学，是路径设计

去耦电容之所以容易被低估，是因为它太常见了。常见到很多人只记住了“0.1uF靠近芯片”，却忘了它真正解决的是瞬态电流和高频回流问题。

一个好的去耦设计，不是看BOM里电容多不多，而是看芯片要电流的那一瞬间，最近的电容能不能马上响应；看这股电流有没有最短、最小、最低阻抗的回路。

下次你再画板时，不妨少问一句“这里要不要放0.1uF”，多问一句“这颗电容的电流环路在哪里”。

能回答这个问题，去耦电容才算真正放对了。