企业官网建设流程全解析

TVM CUDA 编译路径

本文说明在target=cuda下，TVM 如何将 Relax 计算图编译为最终可执行代码，以及模型各层如何映射到具体算子实现（TVM 自研 CUDA kernel、cuBLAS 等 BYOC 后端）。

1. 总览：两条并行路径

CUDA 编译不是「一层对应一个 cuBLAS 调用」。实际是Relax VM 调度 + 多种算子后端的组合：

核心结论：

• 默认 CUDA pipeline不会自动使用 cuBLAS；matmul、conv 等走TVM 自研 CUDA kernel（DLight schedule +tirx.build）。
• cuBLAS、CUTLASS、cuDNN 等属于BYOC 可选分支，需在tvm.compile前显式插入partition_for_*+RunCodegenPass。

2. 编译入口：tvm.compile(mod, target="cuda")

importtvmfromtvmimportrelax ex=tvm.compile(mod,target="cuda")vm=relax.VirtualMachine(ex,tvm.cuda())out=vm["main"](input_data)

内部分两大部分（python/tvm/relax/vm_build.py）：

GPU target 且relax_pipeline="default"时，自动选用 target 专属 pipeline（含 DLight），而非通用default_build_pipeline：

# vm_build.py 逻辑（简化）ifrelax_pipeline=="default"and"gpu"intarget.keys:relax_pipeline=relax.get_default_pipeline(target)# cuda → backend.cuda.pipeline

CUDA 默认 pipeline 定义在python/tvm/relax/backend/cuda/pipeline.py：

library_dispatch_passes# DispatchSampling, DispatchSortScan+legalize_passes# LegalizeOps → FuseOps → FuseTIR → DLight+dataflow_lower_passes# CallTIRRewrite 等+finalize_passes# StaticPlanBlockMemory → VMShapeLower → AttachGlobalSymbol

3. 各阶段详解

3.1 模型导入：层 → Relax 高层算子

Frontend（PyTorch / ONNX / NNModule）将模型层翻译为平台无关的 Relax IR：

此时尚无 CUDA / cuBLAS 概念，仅为高层算子图。

3.2 LegalizeOps：高层算子 →call_tir+ PrimFunc

LegalizeOps通过register_legalize规则，将每个relax.op降为 TIR PrimFunc：

Legalize 后 Relax 函数变为：

lv0=R.call_tir(matmul_primfunc,(x,w),out_sinfo=...)lv1=R.call_tir(relu_primfunc,lv0,out_sinfo=...)

IRModule 中同时存在Relax 函数（调度逻辑）和PrimFunc（算子实现草稿）。LegalizeOps不区分 CUDA / CPU，规则共用。

3.3 FuseOps + FuseTIR：算子融合

融合减少 GPU 内存读写与 kernel launch 次数。

3.4 DLight：GPU Schedule（CUDA 特有）

dl.ApplyDefaultSchedule(dl.gpu.Matmul(),dl.gpu.GEMV(),dl.gpu.Reduction(),dl.gpu.GeneralReduction(),dl.gpu.Fallback(),)

给 PrimFunc 添加thread binding、shared memory tiling、vectorization等，使 TIR 可被 codegen 为高效 CUDA kernel。没有此步，matmul 等 PrimFunc 只是朴素三重循环，无法正确生成 GPU 代码。

3.5 VM Lowering：内存 + 形状 + 调用形式

3.6 Codegen：生成可执行代码

VMCodeGen(mod) → Relax VM 字节码（调度 main 函数） tirx.build(tir_mod, cuda) → 所有 PrimFunc → CUDA C → nvcc → PTX/cubin → .so VMLink(...) → 打包为单一 Executable

最终产物是一个runtime.Module（Executable），内含：

• VM 字节码（控制流、算子调用顺序）
• CUDA kernel 动态库（TVM 自研算子）
• （可选）external_mods（BYOC 外部库 runtime）

4. 模型层 → 算子实现映射

4.1 默认 CUDA pipeline（无 BYOC）

4.2 启用 BYOC 后（需手动插入 Pass）

BYOC 用法（在 compile 前插入）：

fromtvm.relax.backend.cuda.cublasimportpartition_for_cublasfromtvmimportrelax mod=partition_for_cublas(mod)# FuseOpsByPattern + Codegen 标注mod=relax.transform.RunCodegen()(mod)# → call_dps_packed + external_modsex=tvm.compile(mod,target="cuda")# VMLink 链接 cuBLAS runtime

cuBLAS 符号命名、端到端关联链、call_dps_packed机制详见 tvm.md §5.5.2。

5. 运行时：算子如何被调用

编译后的Executable由Relax VM驱动。VM 不「理解模型层」，只执行字节码中的call_tir/call_dps_packed指令；层与实现的映射在编译期 Pass 链中已完成。

vm["main"](input, *weights) │ ├─ VM 字节码解释执行（控制流、shape 计算、内存分配） │ ├─ call_tir(matmul_fused, x, w, out) │ → func_pool 查 PrimFunc 对应的 CUDA kernel │ → CUDA driver launch grid/block │ → TVM 自研 matmul+relu kernel 在 GPU 上执行 │ └─ call_dps_packed(ExternFunc("fused_*_cublas0"), x, w, out) # 若启用 BYOC → func_pool 查 external_mods 中的 CublasJSONRuntime → CallCublasLt → NVIDIA cuBLAS Lt API

VM 初始化 func pool 时（src/runtime/vm/vm.cc）：

1. 对kPackedFunc条目按 symbol 名查找：GetFuncFromImports(name)遍历 import 链
2. 对kVMFunc条目加载 Relax 函数字节码
3. TIR kernel 通过tirx.build产物的 func table 解析

6. 示例：MLP 完整走一遍

假设MLP: Linear(784→128) → ReLU → Linear(128→10)，target=cuda：

Frontend fc1: matmul + add relu: nn.relu fc2: matmul + add LegalizeOps（平台无关） 4 个 call_tir + 4 个 PrimFunc（matmul×2, add×2, relu×1） FuseOps + FuseTIR add 可能融入 matmul epilogue；relu 可能融入第一个 matmul 后 DLight gpu.Matmul 2 个 matmul PrimFunc 获得 GPU schedule VM Lowering + Codegen VM 字节码调度 2~3 个 kernel launch tirx.build 生成对应 .cu kernel 运行时 VM 依次 launch matmul(+bias+relu?) kernel → matmul(+bias) kernel

启用 cuBLAS BYOC 时：两个 Linear 的 matmul 子图被替换为call_dps_packed→ cuBLAS Lt；ReLU 及未匹配算子仍走 TVM kernel。

完整代码示例：

importtvmfromtvmimportrelaxfromtvm.relax.frontendimportnnclassMLP(nn.Module):def__init__(self):super().__init__()self.fc1=nn.Linear(784,128)self.relu=nn.ReLU()self.fc2=nn.Linear(128,10)defforward(self,x):returnself.fc2(self.relu(self.fc1(x)))mod,params=MLP().export_tvm({"forward":{"x":nn.spec.Tensor(("n",784),"float32")}})target=tvm.target.Target("cuda")# 路径 A：默认（TVM 自研 CUDA kernel）withtarget:mod=relax.backend.cuda.get_default_pipeline(target)(mod)ex=tvm.compile(mod,target=target)vm=relax.VirtualMachine(ex,tvm.cuda())# 路径 B：cuBLAS BYOC（在 pipeline 之前或之中插入）fromtvm.relax.backend.cuda.cublasimportpartition_for_cublas mod,params=MLP().export_tvm({"forward":{"x":nn.spec.Tensor(("n",784),"float32")}})mod=partition_for_cublas(mod)mod=relax.transform.RunCodegen()(mod)withtarget:mod=relax.backend.cuda.get_default_pipeline(target)(mod)ex=tvm.compile(mod,target=target)

7. 默认路径 vs BYOC 路径对比

两条路径并行互补：BYOC 匹配的子图走外部库，未匹配的算子仍走 LegalizeOps → FuseTIR → DLight →tirx.build。

8. 小结

一句话：target=cuda决定 TIR 的 schedule 策略（DLight）和 codegen 后端（NVCC / CUDA）；模型层通过 LegalizeOps 映射到 PrimFunc，再 codegen 为 GPU kernel；cuBLAS 等外部库是可选 BYOC 分支，需显式开启，不在默认 pipeline 中。

9. 关键源码索引