企业官网建设流程全解析

1. 项目概述与I2C总线核心价值

在嵌入式系统开发中，设备间的通信是构建复杂功能的基础。面对GPIO点对点连线复杂、SPI总线需要多片选线的场景，一种仅需两根线就能串联起数十个设备的方案，成为了许多工程师的首选，这就是I2C总线。我接触过不少老旧的工业设备和新潮的消费电子产品，发现它们的板子上总少不了几个挂着I2C地址的芯片，从最基础的EEPROM存储配置，到各种温湿度、加速度传感器，再到复杂的音频编解码器，I2C的身影无处不在。它的魅力在于极简的物理连接和灵活的软件协议，让系统扩展变得像搭积木一样简单。

本次我们要深入探讨的，是摩托罗拉（后归属于飞思卡尔）经典的MC68SZ328微控制器中的I2C模块。这颗芯片在当年的PDA、工业控制设备中应用广泛，其I2C实现非常标准，是理解协议底层机制的绝佳样板。很多人看数据手册会觉得寄存器描述很枯燥，但一旦你理解了每个比特位在通信波形中对应的具体时刻和动作，编程就会从“依葫芦画瓢”变成“心中有谱”。我们将不仅仅停留在阅读手册，而是结合手册内容，拆解I2C从信号到软件的全过程，并给出在MC68SZ328上可实操的编程框架和避坑指南。无论你是正在维护基于该平台的老系统，还是想通过一个具体案例来吃透I2C协议的精髓，这篇文章都能提供从理论到实践的完整路径。

2. I2C总线协议深度解析与MC68SZ328模块概览

2.1 I2C协议的精髓：两根线如何承载复杂对话

I2C协议的精妙之处，在于它用最少的物理资源（串行数据线SDA和串行时钟线SCL）实现了一套完整的、支持多主设备的通信规则。这两根线都需要通过上拉电阻接到正电源，形成一个“线与”逻辑。这意味着任何设备都可以通过将线拉低来输出逻辑0，而只有当所有设备都释放总线（输出高阻态）时，上拉电阻才能将总线拉高至逻辑1。这种结构是多主仲裁和时钟同步的物理基础。

通信总是由主设备发起。一次完整的传输包含以下几个关键阶段：

1. 起始条件（START）：当总线空闲（SCL和SDA均为高电平）时，主设备产生一个START信号，即SCL为高时，SDA产生一个由高到低的下降沿。这个独特的信号唤醒总线上所有从设备，告诉它们：“注意，我要开始说话了”。
2. 地址帧（Address Frame）：START信号后，主设备发送7位从设备地址（在MC68SZ328中支持7位模式）和1位读写方向位（R/W）。这8位数据在SCL的每个高电平期间必须保持稳定。所有从设备都会将自己的地址与这个呼叫地址比较。
3. 应答位（ACK/NACK）：地址帧后的第9个时钟周期是应答周期。发送方（此处是主设备）会释放SDA线，而目标从设备如果识别到了自己的地址，必须在这个时钟周期内将SDA拉低，作为应答（ACK）。如果地址不匹配或从设备忙，SDA将保持高电平，即非应答（NACK）。主设备检测到这个NACK后，可以选择发送STOP信号终止传输，或者发送重复起始条件（Repeated START）开始新的寻址。
4. 数据帧（Data Frame）：地址匹配成功后，便开始数据传输。每个数据字节（8位）同样跟随一个应答位（第9个时钟）。传输方向由之前的R/W位决定。读操作时，主设备是接收方，它需要在每个字节后发送ACK（告知从设备继续发送）或NACK（告知从设备停止发送）。写操作时，主设备是发送方，从设备作为接收方返回ACK。
5. 停止条件（STOP）：通信结束时，主设备产生一个STOP信号，即SCL为高时，SDA产生一个由低到高的上升沿。总线恢复空闲状态，等待下一次START。

在MC68SZ328的参考手册中，图22-2和22-3清晰地展示了这些信号的时序关系。理解这些波形图是调试I2C通信的第一步。我常用逻辑分析仪抓取这些波形，当看到漂亮的START、规整的地址/数据位、明确的ACK脉冲时，心里就踏实了一半。

2.2 MC68SZ328 I2C模块架构与核心特性

MC68SZ328的I2C模块是一个完全集成在芯片内部的硬件控制器，它替CPU承担了生成精确时序、检测总线状态、处理仲裁等繁重任务，软件只需要读写几个寄存器即可。它的设计严格遵循了Philips（现NXP）的I2C总线规范，这意味着为其编写的驱动代码，其思想可以迁移到绝大多数现代微控制器的I2C外设上。

该模块的核心特性包括：

• 标准与快速模式兼容：支持最高100kHz的标准模式和最高400kHz的快速模式。模式选择通过配置时钟分频器实现。
• 真正的多主能力：内置冲突检测和仲裁逻辑。当多个主设备同时发起传输时，硬件能自动裁决出优先级高的继续通信，失利的设备自动转为从模式且不会破坏总线数据。这在分布式系统中至关重要。
• 中断驱动的字节传输：每完成一个字节（包括应答位）的传输或接收，都可以产生中断，让CPU不必死循环查询，提高系统效率。
• 灵活的时钟配置：通过一个6位的分频因子（IC），可以从系统时钟（SYSCLK）衍生出64种不同的SCL频率，适应不同速度要求的从设备。
• 完整的寄存器控制：提供了地址寄存器（IADR）、控制寄存器（I2CR）、状态寄存器（I2SR）、数据寄存器（I2DR）等，让软件能精细控制每一次通信的细节。

模块的简化框图（手册中的图22-1）展示了其内部结构：核心是一个移位寄存器，负责SDA线上数据的串并转换；时钟控制单元产生SCL；仲裁与控制逻辑处理START/STOP生成、地址匹配和仲裁；所有状态和控制都映射到一组内存地址，供CPU访问。理解这个框图，就能明白我们编程时操作的寄存器是如何影响底层硬件行为的。

3. MC68SZ328 I2C寄存器编程模型详解

驱动MC68SZ328的I2C模块，本质上是正确配置和轮询（或中断响应）一组寄存器。手册第22.5节详细列出了这些寄存器，我们不仅要看每个位的定义，更要理解它们在一次完整通信流程中扮演的角色和变化的时机。

3.1 核心寄存器功能与协同工作流程

首先，我们通过一个表格来总览这六个关键寄存器及其在通信中的主要职责：

注意：寄存器复位后，I2SR的默认值是0x81，这意味着ICF（传输完成）和RXAK（收到NACK）位在上电后就是1。这是一个容易忽略的细节，在初始化读取状态时需要注意。

3.2 关键寄存器位深度剖析与实战配置

1. I2C控制寄存器 (I2CR)：模式切换的指挥官这个寄存器是软件控制I2C行为的直接接口。

• IEN (Bit 7)：模块总使能。必须置1，其他控制位才生效。一个重要的坑是：如果在字节传输中途才使能I2C模块，从模式会忽略当前总线传输，主模式则可能因不知总线忙而发起START，导致仲裁丢失。因此，务必在总线空闲时完成初始化并使能。
• MSTA (Bit 5)：主/从模式选择。这是产生START和STOP信号的关键。
  • 从0写1：如果总线空闲（IBB=0），硬件会自动在总线上产生一个START信号，模块进入主模式。如果总线忙，此操作会导致仲裁丢失（IAL=1）。
  • 从1写0：硬件会产生一个STOP信号，模块切换回从模式。这是唯一由软件主动产生STOP信号的方式。
• MTX (Bit 4)：发送/接收模式选择。
  • 在主模式下，软件根据本次传输是读还是写来设置它。
  • 在从模式下，当被寻址后（IAAS=1），软件需要根据I2SR中的SRW位来设置MTX，以匹配主设备的期望。
• TXAK (Bit 3)：发送应答使能。仅当本设备是接收方时有效。置0表示收到一个字节后，在第9个时钟发出ACK（拉低SDA）；置1则发出NACK（释放SDA）。主设备接收时，通常在接收倒数第二个字节后置位TXAK=1，告诉从设备“下一个字节是最后一个，发完就别发了”。

2. I2C状态寄存器 (I2SR)：通信状态的晴雨表这个寄存器是软件了解总线情况和模块状态的眼睛。

• ICF (Bit 7)：数据转移完成标志。当一个字节（8位数据+1位应答）的传输在SCL上完成后，此位置1。读I2DR（接收模式）或写I2DR（发送模式）会清除此位，并启动下一个字节的传输。因此，在中断服务程序中，通常先读/写数据，再清除IIF。
• IAAS (Bit 6)：被寻址为从设备。当总线上呼叫的地址与IADR中设置的地址匹配时，此位置1，并产生中断（如果IIEN使能）。写入I2CR寄存器会清除此位。这是从设备代码的入口点。
• IBB (Bit 5)：总线忙标志。检测到START信号置1，检测到STOP信号清零。主设备在发起传输前，必须检查此位是否为0。
• IAL (Bit 4)：仲裁丢失。当多个主设备竞争总线失败时，硬件自动置位此位，并将本设备切换为从模式（MSTA清零）。此位必须由软件写1来清除。
• IIF (Bit 1)：中断标志。当ICF置位、地址匹配（IAAS置位）或仲裁丢失（IAL置位）时，此位置1。必须由软件写1来清除。
• RXAK (Bit 0)：接收到的应答位。在发送模式下（MTX=1），读此位可知从设备是否应答（0为ACK，1为NACK）。在从设备发送模式下，读此位可知主设备是否要求结束传输（RXAK=1表示主设备发出了NACK，要求停止发送）。

理解了这些位的含义和互动关系，我们就能像导演一样，通过设置控制寄存器（I2CR）来发出指令，并通过观察状态寄存器（I2SR）来确认动作是否按预期完成，从而编排出一场完整的I2C通信。

4. I2C模块初始化与基础通信流程实现

有了对寄存器的深刻理解，我们就可以着手编写驱动代码了。手册22.6节给出了编程指南和流程图（图22-5），我们将以此为基础，构建更贴近实战的代码框架，并解释每一个步骤背后的原因。

4.1 模块初始化序列

初始化必须在总线空闲时进行，目的是配置模块的基本参数，使其进入一个已知的待命状态。

// 假设寄存器已通过宏定义映射到内存地址 #define I2C_BASE 0xFFFFF800 #define IADR (*(volatile uint8_t *)(I2C_BASE + 0x00)) #define IFDR (*(volatile uint8_t *)(I2C_BASE + 0x04)) #define I2CR (*(volatile uint8_t *)(I2C_BASE + 0x08)) #define I2SR (*(volatile uint8_t *)(I2C_BASE + 0x0C)) #define I2DR (*(volatile uint8_t *)(I2C_BASE + 0x10)) void I2C_Init(uint8_t slave_addr, uint8_t clock_divider) { // 步骤1: 确保总线空闲。这是一个安全措施，防止在异常状态下初始化。 while (I2SR & 0x20) { // 检查IBB位 (Bit 5) // 如果总线忙，可以等待一小段时间或采取其他恢复措施 // 在某些设计中，这里可能会强制产生一个STOP条件，但需谨慎 } // 步骤2: 禁用I2C模块 (IEN=0)，确保在配置过程中不会意外干扰总线 I2CR = 0x00; // 步骤3: 配置时钟分频器。根据系统时钟和期望的SCL频率查表22-4选择divider值。 // 例如，SYSCLK=16MHz，想要100kHz SCL，查表找到分频值160，对应IC=0x30。 IFDR = clock_divider; // 设置IC[5:0]位 // 步骤4: 设置本设备的从机地址（如果该设备需要作为从机被访问） IADR = (slave_addr << 1); // IADR[7:1]存放7位地址，最低位保留为0 // 步骤5: 清除可能存在的旧状态标志，特别是仲裁丢失标志IAL I2SR |= 0x10; // 写1清除IAL位 (Bit 4) // 步骤6: 使能I2C模块，并可根据需要使能中断。这里先使能模块，模式稍后设置。 // IEN=1, 其他位暂为0。此时模块处于从机接收模式（默认状态）。 I2CR = 0x80; // 0b1000_0000 }

实操心得：初始化时先检查总线忙（IBB）是个好习惯。我曾遇到一个系统，MCU复位后I2C模块未正确初始化，但总线上其他设备（如EEPROM）可能正处于某种中间状态。如果不检查IBB就强行初始化并尝试发起START，很可能导致仲裁丢失或通信混乱。另外，清除IAL位也很重要，因为无法确定模块上次掉电前的状态。

4.2 主设备发送流程（写操作）

假设我们要作为主设备，向一个地址为0x50的EEPROM写入数据。流程如下：

1. 等待总线空闲：检查I2SR的IBB位，确保没有其他设备正在使用总线。
2. 发起START并进入主发送模式：设置I2CR的MSTA=1和MTX=1。硬件会自动产生START信号。
3. 发送从设备地址（写）：将(0x50 << 1) | 0x00（即0xA0，因为R/W位为0表示写）写入I2DR。
4. 等待字节传输完成：轮询I2SR的IIF位（或等待中断），并检查RXAK位确认从设备是否应答。
5. 发送数据字节：清除IIF（写1），然后将要发送的数据写入I2DR。
6. 重复步骤4-5，直到所有数据发送完毕。
7. 产生STOP信号：将I2CR的MSTA位写0。硬件会产生STOP信号。

// 简化的主设备发送函数（轮询方式） I2C_Status I2C_Master_Write(uint8_t slave_addr, uint8_t *data, uint8_t len) { // 1. 等待总线空闲 if (I2SR & 0x20) return I2C_BUS_BUSY; // 2. 产生START，进入主发送模式 I2CR = 0xA0; // IEN=1, IIEN=0, MSTA=1, MTX=1 (0b1010_0000) // 3. 发送从机地址（写） I2DR = (slave_addr << 1) | 0x00; // R/W位为0，写 // 等待地址发送完成并检查ACK while (!(I2SR & 0x02)); // 等待IIF置位 if (I2SR & 0x01) { // 检查RXAK，如果为1表示NACK I2CR &= ~0x20; // 产生STOP (MSTA=0) return I2C_NACK_ON_ADDRESS; } I2SR |= 0x02; // 清除IIF位（写1清除） // 4. 循环发送数据 for (uint8_t i = 0; i < len; i++) { I2DR = data[i]; while (!(I2SR & 0x02)); // 等待字节发送完成 if (I2SR & 0x01) { // 检查每个数据字节的ACK // 从设备可能提前结束（如EEPROM页写满） I2CR &= ~0x20; return I2C_NACK_ON_DATA; } I2SR |= 0x02; // 清除IIF } // 5. 产生STOP信号 I2CR &= ~0x20; // MSTA=0 return I2C_OK; }

4.3 主设备接收流程（读操作）

读操作稍复杂，因为主设备需要在接收最后一个字节前发送NACK，并在接收完最后一个字节后发送STOP。

1. 发送START和从设备地址（读）：与写操作类似，但地址的R/W位为1。
2. 切换为主接收模式：地址发送并收到ACK后，需要将MTX位清零，切换为接收模式。
3. 读取数据字节：对于非最后一个字节，读取I2DR后，硬件会自动发出ACK。对于最后一个字节，在读取前需要先设置TXAK=1，这样读取后硬件会发出NACK。
4. 产生STOP：在读取最后一个字节的数据后，产生STOP。

// 简化的主设备接收函数（轮询方式） I2C_Status I2C_Master_Read(uint8_t slave_addr, uint8_t *buffer, uint8_t len) { if (len == 0) return I2C_OK; if (I2SR & 0x20) return I2C_BUS_BUSY; // 1. START + 主发送模式，发送读地址 I2CR = 0xA0; // MTX=1 I2DR = (slave_addr << 1) | 0x01; // R/W位为1，读 while (!(I2SR & 0x02)); if (I2SR & 0x01) { I2CR &= ~0x20; return I2C_NACK_ON_ADDRESS; } I2SR |= 0x02; // 2. 切换为主接收模式 I2CR &= ~0x10; // MTX=0， 现在I2CR=0x80 (IEN=1, MSTA=1, MTX=0) // 3. 如果是读取单个字节，需要立即设置TXAK并准备STOP if (len == 1) { I2CR |= 0x08; // TXAK=1， 下一个字节后发NACK // 执行一次“哑读”来启动接收时钟 (void)I2DR; // 这个读操作会启动第一次数据接收，并清除ICF } // 否则，先读第一个字节（中间字节） else { (void)I2DR; // 启动第一次接收 } // 4. 循环读取数据 for (uint8_t i = 0; i < len; i++) { while (!(I2SR & 0x02)); // 等待接收完成 // 在读取倒数第二个字节后，为最后一个字节设置NACK if (i == len - 2) { I2CR |= 0x08; // TXAK=1 } // 在读取最后一个字节前，准备产生STOP if (i == len - 1) { I2CR &= ~0x20; // 在读取最后一个字节的数据前，先设置MSTA=0以准备STOP } buffer[i] = I2DR; // 读取数据，此操作会清除IIF并启动下一次接收（如果还有） I2SR |= 0x02; // 清除IIF标志 } // 最后一个字节读取后，STOP信号已在上一步设置MSTA=0时产生 // 恢复TXAK为默认值（ACK） I2CR &= ~0x08; return I2C_OK; }

关键点解析：读流程中最容易出错的是时序。I2DR的读操作有两个作用：一是获取接收到的数据，二是启动下一次接收。因此，在发送完读地址并切换到接收模式后，需要立即进行一次“哑读”(void)I2DR;来触发第一个字节的接收过程。对于最后一个字节，必须在读取I2DR之前就设置好TXAK=1和MSTA=0（用于STOP），因为读取I2DR的动作会立即触发硬件行为。

5. 高级功能与异常处理实战

掌握了基本读写后，我们需要应对更复杂的场景，如重复起始、从机模式、仲裁丢失等。这些是构建健壮I2C驱动不可或缺的部分。

5.1 重复起始（Repeated START）条件

重复起始用于在一次通信中，在不释放总线（不发送STOP）的情况下，改变通信方向或切换从设备。例如，先写EEPROM的存储地址，再发起读操作读取数据。

// 示例：向EEPROM (0x50) 的0x1234地址读取2个字节 I2C_Status EEPROM_Read(uint16_t addr, uint8_t *data) { uint8_t addr_high = (addr >> 8) & 0xFF; uint8_t addr_low = addr & 0xFF; // 1. 启动写操作，发送设备地址和内存地址 if (I2SR & 0x20) return I2C_BUS_BUSY; I2CR = 0xA0; // 主发送 I2DR = 0xA0; // EEPROM写地址 while (!(I2SR & 0x02)); if (I2SR & 0x01) { /* 处理NACK */ } I2SR |= 0x02; I2DR = addr_high; // 发送高字节地址 while (!(I2SR & 0x02)); I2SR |= 0x02; I2DR = addr_low; // 发送低字节地址 while (!(I2SR & 0x02)); I2SR |= 0x02; // 2. 发送重复起始条件，而不是STOP I2CR |= 0x04; // 设置RSTA位为1，产生重复START // 注意：此时MSTA仍为1，MTX仍为1（发送模式），但硬件会先产生STOP再产生START吗？不，是直接产生一个新的START信号。 // 3. 重新发送设备地址，但这次是读操作 I2DR = 0xA1; // EEPROM读地址 while (!(I2SR & 0x02)); if (I2SR & 0x01) { /* 处理NACK */ } I2SR |= 0x02; // 4. 切换为接收模式并读取数据（参考前面的主设备读流程） I2CR &= ~0x10; // MTX=0 // ... 后续读取数据并产生STOP的代码 return I2C_OK; }

注意事项：手册强调，在没有总线控制权（即不是主设备）时尝试设置RSTA位会导致仲裁丢失。因此，确保在设置RSTA前，MSTA=1且IBB=1（总线正忙，且忙的是我们自己）。

5.2 从机模式处理

MC68SZ328的I2C模块复位后默认处于从机接收模式。当总线上有地址匹配时，IAAS位会置位并产生中断。从机代码的核心是响应这个中断，并根据SRW位判断主机的意图。

// 简化的I2C中断服务例程（从机角度） void I2C_IRQ_Handler(void) { uint8_t status = I2SR; // 1. 清除中断标志（必须首先进行） I2SR |= 0x02; // 写1清除IIF // 2. 检查仲裁丢失 if (status & 0x10) { // IAL位 // 清理现场，可能需要进行错误恢复 I2SR |= 0x10; // 写1清除IAL // 模块已自动切换为从机模式，无需手动设置MSTA return; } // 3. 检查是否被寻址 if (status & 0x40) { // IAAS位 // 根据SRW位，设置本机为发送或接收模式 if (status & 0x04) { // SRW=1，主机要读（本机需发送） I2CR |= 0x10; // MTX=1，进入发送模式 // 准备第一个要发送的数据字节 tx_buffer_index = 0; I2DR = tx_buffer[tx_buffer_index++]; } else { // SRW=0，主机要写（本机需接收） I2CR &= ~0x10; // MTX=0，保持接收模式 // 执行一次哑读，释放SCL，让主机可以发送数据 (void)I2DR; } // 写入I2CR会清除IAAS位，所以不需要显式清除 return; } // 4. 数据周期处理（IAAS=0） if (I2CR & 0x10) { // 当前是发送模式 (MTX=1) // 作为从机发送方，检查RXAK if (status & 0x01) { // RXAK=1，主机发出了NACK，要求停止发送 // 切换到接收模式，并执行一次哑读，让主机可以产生STOP I2CR &= ~0x10; // MTX=0 (void)I2DR; } else { // 主机应答了，继续发送下一个字节 if (tx_buffer_index < tx_buffer_len) { I2DR = tx_buffer[tx_buffer_index++]; } else { // 数据已发完，但主机还没发NACK？可能出错，切换到接收模式等待 I2CR &= ~0x10; (void)I2DR; } } } else { // 当前是接收模式 (MTX=0) // 作为从机接收方，读取数据 uint8_t received_data = I2DR; // 存储或处理 received_data rx_buffer[rx_buffer_index++] = received_data; // 硬件会自动发出ACK。如果需要NACK（如缓冲区满），可以提前设置TXAK=1 } }

5.3 时钟同步与时钟拉伸（Clock Stretching）

这是I2C协议中保证不同速度设备协同工作的关键机制。从设备如果来不及处理数据，可以在应答位后的第9个时钟周期之后，或是在传输数据位的中间，将SCL线拉低（即“时钟拉伸”），迫使主设备进入等待状态。MC68SZ328的I2C模块作为主设备时，能自动处理从设备的时钟拉伸；作为从设备时，也可以通过控制SCL输出（在从机模式下，SCL是输入）来实现拉伸，但这需要更底层的GPIO控制，模块本身对此支持有限，通常依赖于从设备在应答周期内拉低SCL来短暂暂停总线。在编程时，我们主要需要确保主设备代码有足够的超时处理，以防从设备永久拉低SCL导致总线死锁。

6. 调试技巧、常见问题与避坑指南

基于MC68SZ328的I2C调试，光看代码不够，必须结合硬件信号。以下是我在实际项目中总结出的经验。

6.1 硬件连接与上拉电阻

这是最常见的问题源头。I2C总线是开漏输出，必须接上拉电阻。电阻值的选择是个权衡：

• 阻值太小：电流大，功耗高，上升沿陡峭，但可能超过IO口的灌电流能力。
• 阻值太大：上升沿缓慢，可能无法在时钟高电平期间达到稳定的逻辑高电平，导致通信失败。

对于3.3V系统，在标准模式（100kHz）下，通常使用4.7kΩ到10kΩ的电阻。在快速模式（400kHz）下，可能需要更小的电阻，如2.2kΩ，以确保边沿速度。总线电容（来自导线和器件引脚）也会影响上升时间，电容越大，所需电阻越小。最稳妥的方法是用示波器测量SDA和SCL的上升沿，确保其满足I2C规范的要求。

6.2 软件调试与状态追踪

当通信失败时，系统地检查状态寄存器是定位问题的关键。我通常会写一个调试函数，打印出I2SR所有位的状态。

void I2C_DumpStatus(void) { uint8_t s = I2SR; printf("I2SR: 0x%02X - ", s); if (s & 0x80) printf("ICF "); if (s & 0x40) printf("IAAS "); if (s & 0x20) printf("IBB "); if (s & 0x10) printf("IAL "); if (s & 0x08) printf("IWDR "); if (s & 0x04) printf("SRW "); if (s & 0x02) printf("IIF "); if (s & 0x01) printf("RXAK "); printf("\n"); }

常见的问题状态组合及可能原因：

6.3 超时与总线恢复机制

在工业环境中，总线可能因干扰或从设备故障而挂死。一个健壮的驱动必须包含超时和恢复逻辑。

#define I2C_TIMEOUT_MS 100 #define SYSTEM_CLK_MHZ 16 uint32_t I2C_WaitForFlag(uint8_t flag_mask, uint8_t flag_value) { uint32_t timeout = I2C_TIMEOUT_MS * (SYSTEM_CLK_MHZ * 1000); // 粗略的循环计数 while (((I2SR & flag_mask) != flag_value) && (timeout > 0)) { timeout--; // 可以插入一些短延时 } if (timeout == 0) { // 超时处理：尝试软件恢复 I2C_SoftwareReset(); return 0; // 失败 } return 1; // 成功 } void I2C_SoftwareReset(void) { // 1. 禁用I2C模块 I2CR = 0x00; // 2. 尝试通过GPIO模拟时钟，发送9个以上的时钟脉冲，尝试释放被拉低的SDA // 这部分依赖于具体的硬件GPIO连接，是最后的恢复手段 // 3. 重新初始化I2C模块 I2C_Init(...); }

6.4 中断与轮询的选择

MC68SZ328的I2C支持中断驱动。对于不频繁的、单次字节数少的操作，轮询足够简单。但对于需要连续传输大量数据，或作为从设备需要及时响应的场景，使用中断可以极大解放CPU。

在中断服务程序中，最关键的是快速判断中断原因并清除标志。流程图22-5提供了一个非常好的处理框架。我的经验是，在中断中只做最必要的状态判断和数据搬运，将复杂的处理（如解析接收到的命令）放到主循环或任务中，避免中断服务时间过长。

最后，关于MC68SZ328的这个I2C模块，虽然它年代久远，但其寄存器设计和状态机逻辑非常经典，与现代ARM Cortex-M系列微控制器中的I2C外设（如STM32的I2C）在核心思想上是一脉相承的。吃透了这个老将，再去看新的芯片手册，你会发现很多概念都是相通的，只是寄存器名字和库函数封装不同而已。底层通信协议的稳定性和可预测性，正是嵌入式系统魅力的所在。