企业官网建设流程全解析

目录

1. Mipi D PHY测试概念

2. Mipi D PHY一致性测试组网

3. 测试项目

3.1. 数据 Lane 高速发送端（Data Lane HS-TX）信号

3.1.1. HS 启动时序（Entry Timing）

3.1.1.1. Test 1.3.1 – Data Lane HS Entry: Data Lane TLPX Value

3.1.1.2. Test 1.3.2 – Data Lane HS Entry: Data Lane THS-PREPARE Value

3.1.1.3. Data Lane HS Entry: Data Lane THS-PREPARE + THS-ZERO Value

3.1.2. HS 静态电气特性（Static Electrical）

3.1.2.1. Test 1.3.4 – Data Lane HS-TX Differential Voltages VOD(0) and VOD(1)

3.1.2.2. Test 1.3.5 – Data Lane HS-TX Differential Voltage Mismatch ΔVOD

3.1.2.3. Test 1.3.6 – Data Lane HS-TX Single-Ended Output Voltages VOHHS(DP) and VOHHS(DN)

3.1.2.4. Test 1.3.7 – Data Lane HS-TX Static Common-Mode Voltages VCMTX(1) and VCMTX(0)

3.1.2.5. Test 1.3.8 – Data Lane HS-TX Static Common-Mode Voltage Mismatch ΔVCMTX(1,0)

3.1.3. HS 动态电气特性（Dynamic Electrical）

3.1.3.1. Test 1.3.11 – Data Lane HS-TX 20%-80% Rise Time tR

3.1.3.2. Test 1.3.12 – Data Lane HS-TX 80%-20% Fall Time tF

3.1.3.3. Test 1.3.9 – Data Lane HS-TX Dynamic Common-Level Variations Between 50-450 MHz ΔVCMTX(LF)

3.1.3.4. Test 1.3.10 – Data Lane HS-TX Dynamic Common-Level Variations Above 450 MHz ΔVCMTX(HF)

3.1.4. HS 退出时序（Exit Timing）

3.1.4.1. Test 1.3.13 – Data Lane HS Exit: THS-TRAIL Value

3.1.4.2. Test 1.3.14 – Data Lane HS Exit: 30%-85% Post-EoT Rise Time TREOT

3.1.4.3. Test 1.3.15 – Data Lane HS Exit: TEOT Value

3.1.4.4. Test 1.3.16 – Data Lane HS Exit: THS-EXIT Value

1. Mipi D PHY测试概念

D-PHY 一致性测试的核心依据是：

• MIPI D-PHY 规范（v1.1/v1.2/v2.0/v2.1/v2.5/v3.0/v3.5 等版本）；

• MIPI D-PHY Conformance Test Suite (CTS)：定义了详细的测试用例、测试方法和判定标准；

• 常见测试平台：泰克、是德科技、罗德与施瓦茨的示波器 / 协议分析仪；

测试内容：

• TX Timers and Signaling（发送端时序与信号）；

• RX Timers and Electrical Tolerances（接收端时序与电气容限）；

• Interface Impedance and S-Parameters（接口阻抗与 S 参数）；

本文重点介绍发送端时序与信号以及接收端时序与电气容限测试。

2. Mipi D PHY一致性测试组网

• DUT：待测设备（SoC / 主控 / 摄像头 / 屏驱动板）；

• 测试点：MIPI 差分线（CLK±、DATA0±…），靠近发送端；

• 探头：4× 高带宽有源单端探头（或 2× 差分探头）；

• 示波器：4 通道、带宽≥3× 线速、支持 D-PHY 一致性软件；

• GND 互连：DUT 地 ↔ 探头地 ↔ 示波器地，尽量短、粗、单点接；

3. 测试项目

3.1. 数据 Lane 高速发送端（Data Lane HS-TX）信号

MIPI D-PHY 数据 Lane 高速发送端（Data Lane HS-TX）信号要求，是 D-PHY 一致性测试的核心电气与时序部分，覆盖 HS 模式从启动（Entry）、传输到退出（Exit）的全流程信号特性，确保发送端输出符合规范，为接收端提供可靠的高速信号。

3.1.1. HS 启动时序（Entry Timing）

决定接收端能否正确进入高速模式，是链路初始化的关键。

3.1.1.1. Test 1.3.1 – Data Lane HS Entry: Data Lane TLPX Value

1. 测试目的：

• LP-01 状态是发送端向接收端发送的 “高速传输请求（HS-Rqst）” 信号。

• T_LPX必须≥50 ns，是为了给接收端足够的时间，识别并响应请求，为后续启用终端匹配、进入高速模式做准备；

• 若T_LPX不足，接收端可能无法识别请求，导致链路启动失败；

2. 测试方法：

• LP-01 状态下，V_DP为低电平、V_DN为高电平；

• 测量起点：V_DP从高电平下降，穿过V_IL,MAX（550 mV），表示进入低电平；

• 测量终点：V_DN从高电平下降，穿过V_IL,MAX（550 mV），表示离开 LP-01 状态，进入下一个状态（LP-00）；

• 两点之间的时间差，就是T_LPX的实际值；

3. 测试标准：

• T_LPX必须≥50 ns

4. 测试问题排查：

3.1.1.2. Test 1.3.2 – Data Lane HS Entry: Data Lane THS-PREPARE Value

1. 测试目的：

验证 HS 传输前最后一个 LP-00 状态（Bridge 状态）的持续时间，需落在规范定义的范围内，保证接收端有足够时间启用终端匹配，为高速传输做准备。

2. 测试参数定义：

T_HS-PREPARE= HS 传输前，最后一个 LP-00 状态的持续时间；

3. 测试方法：

4. 测试标准：

40 ns + 4·UI ≤ T_HS-PREPARE ≤ 85 ns + 6·UI

• UI= Unit Interval（单位间隔），即单个符号的持续时间（=1 / 线速）

5. 测试问题排查：

3.1.1.3. Data Lane HS Entry: Data Lane THS-PREPARE + THS-ZERO Value

1. 测试目的：

验证 LP-00（Bridge）状态持续时间 + HS-ZERO 状态持续时间 的总和，为接收端提供足够的稳定与准备时间，确保 HS 模式能可靠建立。

2. 测试参数定义：

T_HS-ZERO 是 HS-ZERO 状态的持续时间，即 LP-00 状态结束后，到 HS 同步序列开始前的差分 HS-0 状态保持时间。

3. 测试方法：

T_HS-ZERO是 HS-ZERO 状态的持续时间，即 LP-00 状态结束后，到 HS 同步序列开始前的差分 HS-0 状态保持时间。

备注： V_IDTL：-40mV V_IDTH：70mV

4. 测试标准：

T_HS-PREPARE + T_HS-ZERO ≥ 145 ns + 10·UI

• UI= 单位间隔（1 / 线速），随速率自动调整

5. 测试问题排查：

3.1.2. HS 静态电气特性（Static Electrical）

定义高速信号的直流电平、差分摆幅和对称性，是信号完整性的基础。

3.1.2.1. Test 1.3.4 – Data Lane HS-TX Differential Voltages VOD(0) and VOD(1)

1. 测试目的：

验证高速发送端输出的差分信号摆幅是否在规范范围内，保证接收端能可靠判决 HS-0 和 HS-1 状态。

2. 测试参数定义：

3. 测试方法：

• 无100000模式：标记为 “不可测（indeterminable）”，跳过此测量；

• 少于 128 个：仍可处理，但结果可能无效，建议更换测试码型；

• ≥128 个：取最后 128 个波形进行处理；

• 波形对齐与平均：以每个波形的第一次过零点为锚点进行水平对齐，然后求平均波形。这一步可以有效抑制探针引入的共模误差。

• 电压计算：在平均波形中，取100000数据模式中第 4 个和第 5 个0的中心点之间的电压采样值，计算其平均值作为V_OD(0)；

4. 测试标准：

• V_OD（0）（HS-0差分电压）：-270mV~-140mV
• V_OD（1）（HS-1差分电压）：+140mV~+270mV

5. 测试问题排查：

3.1.2.2. Test 1.3.5 – Data Lane HS-TX Differential Voltage Mismatch ΔVOD

1. 测试目的：

验证发送端输出的差分信号在逻辑 0 和逻辑 1 状态下的摆幅对称性，防止因不对称引入额外抖动。

2. 测试参数定义：

3. 测试方法：

ΔV_OD基于V_OD(0)和V_OD(1)计算：ΔVOD​=∣VOD(1)​∣−∣VOD(0)​∣

• |V_OD(1)|：HS-1 状态差分电压的绝对值（正值）；

• |V_OD(0)|：HS-0 状态差分电压的绝对值（负值）；

4. 测试标准：

• ΔV_OD必须落在 -14 mV ~ +14 mV 范围内

5. 测试问题排查：

3.1.2.3. Test 1.3.6 – Data Lane HS-TX Single-Ended Output Voltages VOHHS(DP) and VOHHS(DN)

1. 测试目的：

验证高速发送端在单端信号线上的高电平，确保其不超过规范最大值，防止与低功耗模式电平混淆，避免误触发 LP 状态。

2. 测试参数定义：

3. 测试方法：

• 无100000模式：标记为 “不可测（indeterminable）”，跳过此测量；

• 少于 128 个：仍可处理，但结果可能无效，建议更换测试码型；

• ≥128 个：取最后 128 个波形进行处理；

• 波形对齐与平均：以每个波形的第一次过零点为锚点进行水平对齐，然后求平均波形。这一步可以有效抑制探针引入的共模误差。

• 电压计算：在平均波形中，取100000数据模式中第 4 个和第 5 个0的中心点之间的电压采样值，计算其平均值作为V_OD(0)；

4. 测试标准：

V_OHHS（DP和DN）≤ 360 mV

5. 测试问题排查：

3.1.2.4. Test 1.3.7 – Data Lane HS-TX Static Common-Mode Voltages VCMTX(1) and VCMTX(0)

1. 测试目的：

验证高速发送端输出的静态共模电压是否在规范范围内，保证接收端比较器的直流工作点稳定。

2. 测试参数定义：

• VCMTX(1)​：差分 1 状态（HS-1）下的静态共模电压；

• VCMTX(0)​：差分 0 状态（HS-0）下的静态共模电压；

3. 测试方法：

• 搜索数据位：在 HS 传输差分数据信号中，查找所有逻辑1位的位置；

• 有效性判断：

  • 少于 5000 个1：软件仍可处理，但结果可能无效，建议更换测试码型；

  • ≥5000 个1：软件处理所有找到的1位。

• 电压采样与计算：

  • 在每个1位对应的时钟过零点处，采样V_DP和V_DN的电压值；

  • 按公式计算每个1位对应的共模电压；

  • V_CMTX(1)、V_CMTX(0)是所有这些共模电压的平均值。

4. 测试标准：

• V_CMTX(1)和V_CMTX(0)必须都落在 150 mV ~ 250 mV 范围内。

5. 测试问题排查：

3.1.2.5. Test 1.3.8 – Data Lane HS-TX Static Common-Mode Voltage Mismatch ΔVCMTX(1,0)

1. 测试目的：

验证发送端在 HS-1 和 HS-0 状态下的静态共模电压对称性，防止因不对称引入额外的确定性抖动和误码。

2. 测试参数定义：

• V_{CMTX(1)}：HS-1 状态下的静态共模电压；

• V_{CMTX(0)}：HS-0 状态下的静态共模电压；

3. 测试方法：

• 搜索数据位：在 HS 传输差分数据信号中，查找所有逻辑1位的位置；

• 有效性判断：

  • 少于 5000 个1：软件仍可处理，但结果可能无效，建议更换测试码型；

  • ≥5000 个1：软件处理所有找到的1位。

• 电压采样与计算：

  • 在每个1位对应的时钟过零点处，采样V_DP和V_DN的电压值；

  • 按公式计算每个1位对应的共模电压；

  • V_CMTX(1)、V_CMTX(0)是所有这些共模电压的平均值。

4. 测试标准：

• ΔV_{CMTX(1,0)}必须落在 -5 mV ~ +5 mV 范围内。

5. 测试问题排查：

3.1.3. HS 动态电气特性（Dynamic Electrical）

3.1.3.1. Test 1.3.11 – Data Lane HS-TX 20%-80% Rise Time tR

1. 测试目的：

验证HS模式下高速信号上升时间是否满足要求。

2. 测试参数定义：

在平均波形上，测量差分信号从 20% 幅度上升到 80% 幅度的时间差，公式如下：

• 起点：V_OD(0) + 0.2 * {V_OD(1) - V_OD(0)}

• 终点：V_OD(0) + 0.8 * {V_OD(1) - V_OD(0)}

3. 测试方法：

• 没有出现该模式：标记为 “不可测（indeterminable）”，跳过此测量；

• 出现少于 128 次：仍可处理，但结果可能无效，建议更换测试码型；

• 出现 ≥ 128 次：取最后 128 个波形进行处理；

• 波形对齐与平均：以每个波形的第一次过零点为公共锚点，对这 128 个波形进行水平对齐，然后求平均波形；

4. 测试标准：

• ≤ 1 Gbps：上升时间t_R必须在150 ps与0.3·UI之间；

• > 1 Gbps：上升时间t_R必须在100 ps与0.35·UI之间；

5. 测试问题排查：

3.1.3.2. Test 1.3.12 – Data Lane HS-TX 80%-20% Fall Time tF

1. 测试目的：

验证HS模式下高速信号下降时间是否满足要求。

2. 测试参数定义：

在平均波形上，测量差分信号从 20% 幅度上升到 80% 幅度的时间差，公式如下：

• 起点：V_OD(0) + 0.8 * {V_OD(1) - V_OD(0)}

• 终点：V_OD(0) + 0.2 * {V_OD(1) - V_OD(0)}

3. 测试方法：

• 没有出现该模式：标记为 “不可测（indeterminable）”，跳过此测量；

• 出现少于 128 次：仍可处理，但结果可能无效，建议更换测试码型；

• 出现 ≥ 128 次：取最后 128 个波形进行处理；

• 波形对齐与平均：以每个波形的第一次过零点为公共锚点，对这 128 个波形进行水平对齐，然后求平均波形；

4. 测试标准：

• ≤ 1 Gbps：上升时间t_R必须在150 ps与0.3·UI之间；

• > 1 Gbps：上升时间t_R必须在100 ps与0.35·UI之间；

5. 测试问题排查：

3.1.3.3. Test 1.3.9 – Data Lane HS-TX Dynamic Common-Level Variations Between 50-450 MHz ΔVCMTX(LF)

1. 测试目的：

验证高速发送端在 50 MHz 至 450 MHz 频段内的动态共模电压波动，确保不会因低频共模噪声影响接收端的信号判决和 EMI 性能。

2. 测试参数定义：

3. 测试方法：

• 对于每个时钟信号的过零点，使用公式计算静态共模电压；

• 得到一个随时间变化的共模电压列表；

• 将上述时间序列输入一个 8 阶 Butterworth 带通滤波器，其截止频率为 50 MHz 和 450 MHz；

• ΔV_{CMTX(LF)}是滤波器输出信号的绝对峰值电压；

4. 测试标准：

ΔV_{CMTX(LF)}的峰值必须 ≤ 25 mV。

5. 测试问题排查：

3.1.3.4. Test 1.3.10 – Data Lane HS-TX Dynamic Common-Level Variations Above 450 MHz ΔVCMTX(HF)

1. 测试目的：

验证高速发送端在 450 MHz 以上频段内的动态共模电压波动，确保不会因高频共模噪声导致接收端 CDR 失锁、误码率上升。

2. 测试参数定义：

3. 测试方法：

• 对于每个时钟信号的过零点，使用公式计算静态共模电压；

• 得到一个随时间变化的共模电压列表；

• 将上述时间序列输入一个 8 阶 Butterworth 带通滤波器，其截止频率为 450 MHz；

• ΔV_{CMTX(HF)}是滤波器输出信号的均方根（RMS）电压；

4. 测试标准：

• ΔV_{CMTX(HF)}的 RMS 值必须 ≤ 15 mV。

5. 测试问题排查：

3.1.4. HS 退出时序（Exit Timing）

确保传输结束后链路能安全回到低功耗状态，避免数据丢失或状态机死锁。

3.1.4.1. Test 1.3.13 – Data Lane HS Exit: THS-TRAIL Value

1. 测试目的：

验证高速传输结束后，HS-TRAIL 状态的持续时间，确保接收端有足够时间退出高速模式，准备进入 LP 状态。

2. 测试参数定义：

3. 测试方法：

T_HS-TRAIL的定义取决于 HS 负载（HS-PAYLOAD）的最后一位是0还是1：

1）. 最后一位为0：尾迹状态为差分 - 1

• 状态特征：V_DP - V_DN为高电平（> 70 mV）；

• 起点：差分波形V_DP - V_DN上升穿过V_IDTH（70 mV）；

• 终点：差分波形V_DP - V_DN下降穿过V_IDTH（70 mV）；

2）. 最后一位为1：尾迹状态为差分 - 0

• 状态特征：V_DP - V_DN为低电平（< -70 mV /-40 mV）；

• 起点：差分波形V_DP - V_DN下降穿过V_IDTL（D-PHY 1.1 为 - 70 mV，1.2 + 为 - 40 mV）；

• 终点：差分波形V_DP - V_DN上升穿过V_IDTL；

4. 测试标准：

T_HS-TRAIL ≥ 60 ns + 4·UI

• UI= 单位间隔（1 / 线速），随速率自动调整

5. 测试问题排查：

3.1.4.2. Test 1.3.14 – Data Lane HS Exit: 30%-85% Post-EoT Rise Time TREOT

1. 测试目的：

验证高速传输结束（EoT）后，数据通道从 HS 尾迹状态恢复到低功耗（LP）高电平的上升沿速度，确保接收端能可靠识别 LP-1 状态。

2. 测试参数定义：

3. 测试方法：

1）. 时间起点与终点

• 起点：HS-TRAIL 状态的结束时刻（上一个测试T_HS-TRAIL的终点）；

• 终点：Data+（V_DP）信号的上升沿穿过V_IH,MIN（880 mV，逻辑 1 的最小输入电压）的时刻；

2）. 上升沿计算

T_REOT是从 30% 幅度到 85% 幅度的上升时间：

• 30% 幅度点：HS-TRAIL结束时的V_DP电平 + 0.3 × (880 mV - HS-TRAIL结束电平)；

• 85% 幅度点：HS-TRAIL结束时的V_DP电平 + 0.85 × (880 mV - HS-TRAIL结束电平)；

4. 测试标准：

• T_REOT ≤ 35 ns

5. 测试问题排查：

3.1.4.3. Test 1.3.15 – Data Lane HS Exit: TEOT Value

1. 测试目的：

验证高速传输结束（EoT）过程的总耗时，确保发送端能在规定时间内完成从 HS 模式到 LP 模式的完整转换。

2. 测试参数定义：

T_EOT=T_HS-TRAIL+T_REOT

3. 测试方法：

参考：

• 3.1.4.1. Test 1.3.13 – Data Lane HS Exit: THS-TRAIL Value；
• 3.1.4.21. Test 1.3.14 – Data Lane HS Exit: 30%-85% Post-EoT Rise Time TREOT

4. 测试标准：

T_EOT = T_HS-TRAIL + T_REOT ≤ 105 ns + 12·UI

• UI= 单位间隔（1 / 线速），随速率自动调整

5. 测试问题排查：

3.1.4.4. Test 1.3.16 – Data Lane HS Exit: THS-EXIT Value

1. 测试目的：

验证高速传输结束后，LP-11 状态的持续时间，确保接收端能可靠进入并稳定在低功耗模式。

2. 测试参数定义：

3. 测试方法：

T_HS-EXIT是 HS 传输结束后，最后一个 LP-11 状态的持续时间。测量起点与终点的定义如下：

1）. 测量起点（HS-TRAIL 状态结束）

HS-TRAIL 状态的结束定义，取决于尾迹状态是差分 - 1 还是差分 - 0：

• HS-TRAIL 为差分 - 1 状态：差分波形V_DP - V_DN下降穿过V_IDTL（D-PHY 1.1 为 - 70 mV，1.2 + 为 - 40 mV）的时刻。

• HS-TRAIL 为差分 - 0 状态：差分波形V_DP - V_DN上升穿过V_IDTH（D-PHY 1.1 为 70 mV，1.2 + 为 40 mV）的时刻。

2）. 测量终点

• 终点：Data+（V_DP）信号的下降沿穿过V_IL,MAX（550 mV，逻辑 0 的最大输入电压）的时刻。

4. 测试标准：

• T_HS-EXIT ≥ 100 ns

5. 测试问题排查：