企业官网建设流程全解析

1. 项目概述：从老接口里挖出新价值

在嵌入式开发和硬件逆向的圈子里，我们常常会面对一些“古老”的接口协议。PS/2接口，这个曾经是键盘和鼠标的绝对主流，如今在消费级PC上几乎被USB完全取代。但有意思的是，在很多工业控制、嵌入式主板、甚至是一些特定的DIY硬件项目中，你依然能频繁看到那个小小的六针mini-DIN接口的身影。为什么？因为它简单、稳定、实时性好，而且不占用宝贵的系统中断和USB带宽资源。对于FPGA、CPLD或者资源紧张的MCU来说，实现一个PS/2主机或设备端，是理解同步串行通信、掌握状态机设计、并解决实际输入需求的绝佳练手项目。

这篇文章，我就结合自己多次在FPGA和STM32等平台上实现PS/2键盘、鼠标解码器的实际经验，来深度拆解PS/2接口协议。我们不止于看懂时序图，更要搞清楚每一个电平变化背后的硬件逻辑和软件考量，最终目标是让你能独立设计出稳定可靠的PS/2通信模块。无论是你想用FPGA读取一个旧键盘做自定义输入设备，还是用MCU模拟一个PS/2键盘向老式工控机发送指令，这里面的门道都值得细细琢磨。

2. PS/2协议深度解析：不止是两根线的故事

很多人初看PS/2，觉得它就是一根时钟线、一根数据线的简单同步串行。但真动手做起来，就会发现细节多如牛毛，从电气特性到字节帧格式，再到主从设备间的权力博弈，处处是坑。

2.1 电气连接与“线与”逻辑

PS/2接口的物理层非常简单，核心就是四根线：VCC（+5V）、GND、CLK（时钟）和DATA（数据）。关键在于，CLK和DATA线都是**集电极开路（Open Collector）或漏极开路（Open Drain）**输出。这意味着什么呢？

设备（比如键盘）内部，这两根线的驱动电路可以想象成一个连接到地的开关，开关打开时线路被拉低到0V（逻辑0），开关关闭时，线路依靠外部的一个上拉电阻（通常阻值在1kΩ到10kΩ之间）拉到VCC（逻辑1）。PC主机端同样如此。这就形成了一个“线与”（Wired-AND）的逻辑：任何一方（主机或设备）都可以主动把线拉低，而只有当双方都“放手”（输出高阻态）时，线路才会被上拉电阻拉到高电平。

注意：这个特性是理解PS/2通信中“抑制”和“请求发送”机制的基础。如果你用FPGA或MCU的GPIO来模拟，必须将对应引脚配置为开漏输出模式，并确保外部有上拉电阻。直接推挽输出可能会造成双方同时驱动产生冲突，烧毁接口。

2.2 数据帧格式：11/12位的精妙设计

PS/2协议的数据帧不是常见的8位数据加起始停止位那么简单，它有一套自洽的格式。一次完整的传输包含：

1. 起始位（Start Bit）：总是逻辑0，标志一帧的开始。
2. 8位数据位（Data Bits）：低位（LSB）在前，高位（MSB）在后发送。这是要传输的实际信息，比如按键的扫描码。
3. 奇校验位（Parity Bit）：采用奇校验。计算方法是：确保数据位和校验位中“1”的总数为奇数。如果8个数据位中“1”的个数是偶数，则校验位为1；如果是奇数，则校验位为0。接收方用此进行简单的错误检测。
4. 停止位（Stop Bit）：总是逻辑1，标志一帧的结束。
5. 应答位（Acknowledge Bit， 仅主机→设备时存在）：当PC主机向PS/2设备（如键盘）发送命令时，设备必须在收到最后一个时钟脉冲后，将DATA线拉低并持续至少一个时钟周期，作为应答（ACK）。如果设备没有拉低DATA线（返回NAK，即DATA保持高），或返回奇校验错误，主机就知道这次通信失败了。

所以，设备到主机的帧是11位（1起始+8数据+1校验+1停止），而主机到设备的帧期望是12位，多了一个需要设备回应的应答位。这个细微差别在编写接收程序时必须严格区分。

2.3 谁是时钟的主导者？主从关系与抑制机制

这是PS/2协议最核心也最容易出错的部分。通信的时钟（CLK）总是由当前发送数据的一方产生。

• 设备发送（如按键上报）：PS/2设备（键盘/鼠标）是时钟主人。它控制CLK线产生约10-20kHz（周期50-100μs）的方波，并在时钟的下降沿，确保DATA线上的数据是稳定的，供主机在下降沿采样。
• 主机发送（如下达命令）：当PC主机需要发送命令（如设置LED、复位键盘）时，它需要“夺取”时钟控制权。流程如下：
  1. 主机下拉CLK线至少100μs，这被称为“抑制（Inhibit）”信号，目的是强制设备停止产生时钟。
  2. 主机下拉DATA线，这被称为“请求发送（Request-to-Send）”信号。
  3. 主机释放CLK线。设备检测到CLK被释放且DATA为低，便明白主机要发数据了，于是转为接收模式。
  4. 此时，主机变为时钟主人。主机在准备发送每个数据位时，先下拉CLK，然后在CLK的低电平期间设置DATA线，再释放CLK。设备在CLK的上升沿采样DATA数据。

这个角色切换过程必须严格遵循时序，否则会导致双方“打架”，通信失败。在FPGA中用状态机实现，或者MCU中用中断配合IO操作实现时，对这几个状态的判断和切换要格外小心。

3. 实操实现：用FPGA/CPLD实现PS/2主机接口

理论说再多，不如动手做一遍。下面我将以在FPGA（如Xilinx Artix-7）上实现一个PS/2主机接口为例，详细说明设计思路和代码要点。这个主机接口能够读取标准PS/2键盘的按键数据。

3.1 顶层模块设计与输入去抖

首先，我们需要一个顶层模块，它包含时钟分频、去抖电路和核心的PS/2接收状态机。

module ps2_keyboard_host ( input wire clk_50m, // 系统主时钟，如50MHz input wire rst_n, // 异步低电平复位 inout wire ps2_clk, // PS/2时钟线，需外部上拉 inout wire ps2_data, // PS/2数据线，需外部上拉 output reg [7:0] key_code, // 解析出的按键通码 output reg key_valid, // 按键数据有效脉冲 output reg key_release // 标志当前码是断码（1）还是通码（0） );

PS/2的CLK和DATA是慢速信号（~15kHz），而我们的FPGA工作在几十甚至上百MHz。直接采样会引入亚稳态和毛刺。因此，必须对这两个输入信号进行同步和去抖。

// 双级触发器同步，消除亚稳态 reg [1:0] sync_clk_r, sync_data_r; always @(posedge clk_50m or negedge rst_n) begin if (!rst_n) begin sync_clk_r <= 2'b11; // 默认上拉为高 sync_data_r <= 2'b11; end else begin sync_clk_r <= {sync_clk_r[0], ps2_clk}; sync_data_r <= {sync_data_r[0], ps2_data}; end end wire clk_sync = sync_clk_r[1]; wire data_sync = sync_data_r[1]; // 简单的计数器去抖，滤除短于一定时间的毛刺 reg [7:0] debounce_cnt; reg clk_debounced, data_debounced; reg clk_prev, data_prev; always @(posedge clk_50m or negedge rst_n) begin if (!rst_n) begin debounce_cnt <= 8'd0; clk_debounced <= 1'b1; data_debounced <= 1'b1; clk_prev <= 1'b1; data_prev <= 1'b1; end else begin clk_prev <= clk_sync; data_prev <= data_sync; if (clk_sync != clk_prev) begin debounce_cnt <= 8'd0; // 信号变化，计数器清零 end else if (debounce_cnt < 8'd100) begin // 计数约2us (50MHz * 0.02us) debounce_cnt <= debounce_cnt + 1'b1; end else begin clk_debounced <= clk_sync; // 稳定后更新去抖后信号 data_debounced <= data_sync; end end end

实操心得：去抖时间不宜过长。PS/2时钟周期约40μs，高/低电平各占约20μs。去抖时间设置在1-5μs为宜，太大会错过有效的边沿。上述代码中，在50MHz时钟下计数100次约为2μs，是一个比较保险的值。

3.2 核心状态机：精准捕捉每一位数据

去抖后的clk_debounced和data_debounced信号将送入核心状态机。状态机的任务是检测时钟下降沿，并在下降沿采样数据位，同时组装成一个完整的11位帧。

localparam [3:0] IDLE = 4'd0, START_CHECK = 4'd1, RECEIVE_BITS= 4'd2, PARITY_CHECK= 4'd3, STOP_CHECK = 4'd4, DATA_OUTPUT = 4'd5, ERROR = 4'd6; reg [3:0] state, next_state; reg [10:0] shift_reg; // 用于移位存储接收的帧 reg [3:0] bit_cnt; // 已接收位数计数器 reg clk_falling_edge; // 时钟下降沿检测标志 // 下降沿检测 reg clk_debounced_dly; always @(posedge clk_50m) clk_debounced_dly <= clk_debounced; assign clk_falling_edge = (clk_debounced_dly == 1'b1 && clk_debounced == 1'b0); always @(posedge clk_50m or negedge rst_n) begin if (!rst_n) begin state <= IDLE; shift_reg <= 11'b0; bit_cnt <= 4'b0; key_code <= 8'b0; key_valid <= 1'b0; key_release <= 1'b0; end else begin state <= next_state; clk_debounced_dly <= clk_debounced; case (state) IDLE: begin bit_cnt <= 4'b0; key_valid <= 1'b0; // 等待时钟为高，且检测到数据线变低（起始位） if (clk_debounced && !data_debounced) begin next_state <= START_CHECK; end end START_CHECK: begin // 在第一个时钟下降沿确认起始位 if (clk_falling_edge) begin if (!data_debounced) begin // 确认是起始位0 next_state <= RECEIVE_BITS; end else begin next_state <= ERROR; // 不是有效的起始位 end end end RECEIVE_BITS: begin if (clk_falling_edge) begin shift_reg <= {data_debounced, shift_reg[10:1]}; // 右移，低位先进 bit_cnt <= bit_cnt + 1'b1; if (bit_cnt == 4'd8) begin // 收完8位数据 next_state <= PARITY_CHECK; end end end PARITY_CHECK: begin if (clk_falling_edge) begin // 计算奇校验：数据位+校验位中1的个数应为奇数 reg parity_calc; parity_calc = ^shift_reg[7:0]; // 对8位数据位进行异或，得到1的个数奇偶性 // 如果数据位1的个数为偶，parity_calc=0，期望校验位=1 // 如果数据位1的个数为奇，parity_calc=1，期望校验位=0 // 所以正确的校验位应该等于 !parity_calc if (data_debounced == !parity_calc) begin shift_reg[9] <= data_debounced; // 存储校验位 next_state <= STOP_CHECK; end else begin next_state <= ERROR; end end end STOP_CHECK: begin if (clk_falling_edge) begin if (data_debounced) begin // 停止位应为1 next_state <= DATA_OUTPUT; end else begin next_state <= ERROR; end end end DATA_OUTPUT: begin // 一帧接收完成，输出数据 key_code <= shift_reg[7:0]; // 低8位是数据 key_valid <= 1'b1; // 判断是通码（Make）还是断码（Break） // 标准第二套扫描码中，断码通常是0xF0前缀，后跟通码。 // 这里需要一个简单的状态机来缓存前一个码，此处简化为判断接收到的码值 // 实际应用中需要更复杂的断码解析逻辑 if (shift_reg[7:0] == 8'hF0) begin key_release <= 1'b1; // 下一个收到的码将是断码的键值部分 end else begin key_release <= 1'b0; end next_state <= IDLE; end ERROR: begin // 发生错误，可以点亮错误LED或计数，然后回到IDLE next_state <= IDLE; end endcase end end

这个状态机清晰地勾勒出了接收一帧数据的全过程。关键在于，所有的采样动作都严格发生在检测到clk_falling_edge（时钟下降沿）的时刻，这与协议规范完全一致。

3.3 扫描码解析：从码值到按键事件

接收到的key_code是原始的扫描码。对于标准键盘（第二套扫描码集），我们需要解析“通码”和“断码”。

• 通码（Make Code）：按键按下时发送的1个或2个字节。大部分键是1字节，如‘A’键是0x1C。部分扩展键（如右Ctrl、右Alt、方向键等）以0xE0为前缀，后跟1字节。
• 断码（Break Code）：按键释放时发送的码。通常是0xF0后跟该键的通码。对于扩展键，则是0xE00xF0后跟通码。

因此，我们需要一个更高级的解析器来处理这个序列。下面是一个简化的双字节缓冲区解析思路：

reg [7:0] prev_code; reg is_extended; // 标志当前收到的是扩展键序列 always @(posedge clk_50m) begin if (key_valid) begin if (key_code == 8'hE0) begin is_extended <= 1'b1; // 收到扩展前缀 end else if (key_code == 8'hF0) begin // 收到断码前缀，下一个有效key_code将是释放的键值 // 这里可以设置一个状态，等待下一个有效码 end else begin // 这是一个有效的键值码 if (is_extended) begin // 处理扩展键，如方向键等 // 将 is_extended 和 key_code 组合成唯一键值 is_extended <= 1'b0; end else begin // 处理普通键 end // 同时，根据之前是否有0xF0前缀，判断是按下还是释放事件 end prev_code <= key_code; end end

注意事项：键盘有按键缓冲区，快速连击时数据帧是连续发送的。你的解析状态机必须有足够快的处理速度，不能因为解析一个键而丢失后续的数据帧。通常，在FPGA中用高频时钟驱动的状态机完全可以满足要求。但在低端MCU上用查询方式处理时，必须在中断服务程序中尽快完成数据读取和缓冲，将复杂的解析放到主循环中。

4. 进阶应用：用MCU模拟PS/2设备（键盘）

有时候我们需要反向操作，比如用一块STM32单片机模拟成一个PS/2键盘，向主机（可能是PC或工控机）发送按键信号。这需要我们的MCU能够精确地扮演“设备”角色，生成时钟和数据。

4.1 模拟设备的发送时序

设备发送的时序要求非常严格。回顾一下关键参数：时钟频率10-20kHz，时钟高/低电平各约40μs，数据在时钟为高时稳定，在时钟下降沿被主机采样。

下面以STM32的GPIO模拟为例，展示发送一个字节的流程。必须使用定时器来保证时序精度，用延时函数会导致时序不准且阻塞系统。

// 假设 PS2_CLK 和 PS2_DATA 已配置为开漏输出，外部上拉 #define PS2_CLK_LOW() HAL_GPIO_WritePin(GPIOB, GPIO_PIN_6, GPIO_PIN_RESET) #define PS2_CLK_HIGH() HAL_GPIO_WritePin(GPIOB, GPIO_PIN_6, GPIO_PIN_SET) // 实际为高阻，靠上拉 #define PS2_DATA_LOW() HAL_GPIO_WritePin(GPIOB, GPIO_PIN_7, GPIO_PIN_RESET) #define PS2_DATA_HIGH() HAL_GPIO_WritePin(GPIOB, GPIO_PIN_7, GPIO_PIN_SET) // 微秒级延时，使用定时器或系统滴答定时器实现 void delay_us(uint16_t us) { uint32_t ticks = us * (SystemCoreClock / 1000000) / 4; // 粗略计算，需校准 while(ticks--); } uint8_t ps2_device_send_byte(uint8_t data) { uint8_t parity = 1; // 奇校验计算，初始为1（因为要算上起始位0？不，校验只针对8位数据） // 实际计算：数据位中1的个数为偶数，则校验位应为1，使得总数为奇。 // 简便算法： parity = ~(calc_parity(data)); 其中calc_parity计算1的个数奇偶性(偶为1) // 1. 检查时钟线是否被主机拉低（抑制状态） if (HAL_GPIO_ReadPin(GPIOB, GPIO_PIN_6) == GPIO_PIN_RESET) { return 0xFF; // 总线被占用，发送失败 } // 2. 检查数据线，确保可以开始发送（可选，设备发送时一般不需要） // 3. 发送起始位 (0) PS2_DATA_LOW(); delay_us(20); // 数据建立时间 ps2_clock_bit(); // 产生一个时钟脉冲（拉低40us，释放） // 4. 发送8位数据位 (LSB first) for (int i = 0; i < 8; i++) { if (data & 0x01) { PS2_DATA_HIGH(); parity ^= 1; // 计算奇偶性，方法之一 } else { PS2_DATA_LOW(); } data >>= 1; delay_us(20); ps2_clock_bit(); } // 5. 发送奇校验位 if (parity) { PS2_DATA_HIGH(); } else { PS2_DATA_LOW(); } delay_us(20); ps2_clock_bit(); // 6. 发送停止位 (1) PS2_DATA_HIGH(); delay_us(20); ps2_clock_bit(); // 7. 释放总线，等待一个时钟周期后设备可以继续监听或发送 delay_us(50); // 给主机一点时间采样停止位 return 0; // 发送成功 } // 产生一个时钟脉冲（低电平约40us） void ps2_clock_bit(void) { PS2_CLK_LOW(); delay_us(40); // 保持低电平时间 PS2_CLK_HIGH(); delay_us(20); // 高电平时间，并留出数据建立时间 }

4.2 处理主机命令与应答

当主机需要向模拟的键盘发送命令（如0xED设置LED状态）时，MCU必须能切换为接收模式。这需要检测“抑制”和“请求发送”序列。

// 在GPIO中断或主循环中检测主机请求 void check_host_request(void) { static enum {IDLE, INHIBIT, REQ_SEND} host_state = IDLE; static uint32_t inhibit_start_time = 0; // 检测时钟线被拉低 if (HAL_GPIO_ReadPin(PS2_CLK_GPIO_Port, PS2_CLK_Pin) == GPIO_PIN_RESET) { if (host_state == IDLE) { inhibit_start_time = HAL_GetTick(); host_state = INHIBIT; } else if (host_state == INHIBIT) { // 持续检测低电平时间 if ((HAL_GetTick() - inhibit_start_time) > 1) { // 大于1ms，确认为抑制 // 检查数据线是否也为低（请求发送） if (HAL_GPIO_ReadPin(PS2_DATA_GPIO_Port, PS2_DATA_Pin) == GPIO_PIN_RESET) { host_state = REQ_SEND; // 准备切换为接收模式 ps2_prepare_receive(); } } } } else { if (host_state == REQ_SEND) { // 时钟线释放，主机开始发送数据 uint8_t cmd = ps2_device_receive_byte(); process_host_command(cmd); // 处理命令，如0xFF(复位)、0xED(设置LED) host_state = IDLE; } else { host_state = IDLE; } } } uint8_t ps2_device_receive_byte(void) { uint8_t data = 0; uint8_t parity = 0; // 确保时钟线为高后，数据线为低（起始位） while(HAL_GPIO_ReadPin(PS2_CLK_GPIO_Port, PS2_CLK_Pin) == GPIO_PIN_SET); // 主机控制时钟，我们在时钟上升沿采样数据 for (int i = 0; i < 8; i++) { while(HAL_GPIO_ReadPin(PS2_CLK_GPIO_Port, PS2_CLK_Pin) == GPIO_PIN_RESET); // 等待变高 delay_us(5); // 避开上升沿不稳定区 if (HAL_GPIO_ReadPin(PS2_DATA_GPIO_Port, PS2_DATA_Pin) == GPIO_PIN_SET) { data |= (1 << i); // LSB first parity ^= 1; } while(HAL_GPIO_ReadPin(PS2_CLK_GPIO_Port, PS2_CLK_Pin) == GPIO_PIN_SET); // 等待变低，准备下一个位 } // 接收校验位和停止位... // 最后，必须在第11个时钟脉冲期间将数据线拉低作为ACK PS2_DATA_LOW(); delay_us(20); // 等待主机产生最后一个时钟脉冲（用于ACK） while(HAL_GPIO_ReadPin(PS2_CLK_GPIO_Port, PS2_CLK_Pin) == GPIO_PIN_RESET); while(HAL_GPIO_ReadPin(PS2_CLK_GPIO_Port, PS2_CLK_Pin) == GPIO_PIN_SET); PS2_DATA_HIGH(); // 释放数据线 return data; }

模拟设备端比主机端更复杂，因为它要同时具备发送和接收能力，并能正确处理主机的总线控制请求。关键在于状态机要清晰，对时序的判断要精确。

5. 调试技巧与常见问题排查实录

无论是实现主机还是设备，调试阶段都可能会遇到通信失败的问题。下面是我在多次项目中总结出的排查清单和技巧。

5.1 硬件连接检查

这是第一步，也是最容易出错的一步。

1. 上拉电阻：确认CLK和DATA线上是否有上拉电阻（通常4.7kΩ-10kΩ）。没有上拉，线路无法回到高电平。很多开发板的PS/2接口模块已经集成，自己连线时千万别忘了。
2. 电压匹配：确保VCC是稳定的+5V。有些3.3V系统用电平转换芯片连接PS/2，要确认转换方向正确。
3. 线序：对照针脚定义，确保CLK、DATA、VCC、GND一一对应。mini-DIN接口的针脚排列容易看错。

5.2 信号抓取与分析

“没有逻辑分析仪，调什么串行协议？”这句话虽然绝对，但很有道理。一个哪怕是最基础的逻辑分析仪（比如Saleae Logic 8或国产平价款）都能极大提升效率。

• 连接：将分析仪的通道分别接到CLK和DATA线。
• 设置：解码协议选择“PS/2”，设置正确的阈值电压（5V系统选3.3V左右，3.3V系统选2V左右）。
• 观察：
  • 设备发送：触发一个按键，看是否有规整的11位波形出现？时钟频率是否在10-20kHz？数据在时钟高电平期间是否稳定？起始位是否为0，停止位是否为1？
  • 主机发送：尝试在PC上操作（如按NumLock触发LED变化），看主机是否先拉低CLK>100μs，再拉低DATA，然后产生时钟发送数据？设备最后是否回了一个ACK（DATA线在最后一个时钟周期被拉低）？

5.3 典型问题与解决方案

下表列出了常见问题现象、可能原因及解决思路：

5.4 软件层面的调试心得

• FPGA/CPLD调试：充分利用仿真工具（如ModelSim）。编写一个模拟PS/2设备发送时序的Testbench，可以非常直观地验证你的状态机在各种情况下的行为，包括正常数据和错误数据。这比直接上板调试高效得多。
• MCU调试：
  • 示波器/逻辑分析仪是王道：没有硬件工具时，可以尝试用软件模拟。但对于时序要求严格的PS/2，硬件工具几乎是必需的。
  • 利用调试器：在疑似有问题的地方设置断点，观察变量（如接收到的原始码、状态机状态）。但注意，断点会暂停程序，可能错过实时数据，适用于排查初始化或逻辑错误。
  • 打印日志：在非关键路径（如解析完一个完整按键后）通过串口打印接收到的扫描码，是判断通信是否成功的有效方法。但要确保打印操作本身不会干扰严格的时序部分。

6. 项目扩展与进阶思考

一个稳定的PS/2接口只是起点，基于它可以做很多有趣的项目：

1. 自定义键盘编码器：用FPGA读取矩阵键盘，转换成PS/2协议发送给电脑。你可以自定义键位布局，甚至实现宏按键、层切换等高级功能。
2. 旧键盘改造USB：使用一个带有USB功能的MCU（如STM32F0/F1，或专用芯片如ATmega32U4），一端接PS/2键盘，另一端模拟USB HID键盘。这需要你同时实现PS/2主机（读键盘）和USB设备（模拟键盘）协议栈。
3. 工业控制面板：许多老式工业设备（如数控机床、测试仪器）使用PS/2接口外接键盘或条码枪。用MCU模拟PS/2键盘，可以向这些设备自动发送指令序列，实现自动化控制。
4. 协议分析与安全研究：PS/2协议本身无加密。在一些特定场景下，可以研究其通信内容。更进阶的是，PS/2接口在系统引导早期就可用，与USB相比有其独特的访问特性。

实现PS/2通信，尤其是用纯数字逻辑（FPGA）或软件（MCU）去模拟其精确的时序，是对开发者硬件协议理解、状态机设计和调试能力的绝佳锻炼。它不像I2C、SPI那样有现成的硬件外设，需要你从最底层的GPIO操作开始构建一切，这种经历对于深入理解嵌入式系统中的通信本质大有裨益。当你看到自己编写的代码让一个古老的键盘在崭新的系统上焕发生机，或者让一块小小的开发板能像键盘一样控制电脑时，那种成就感是直接调用库函数无法比拟的。